WT51F108S/104S
具備 ADC 功能之
3T 8052 微控制器 (FLASH)

中文產品規格書

Rev. 1.0

June 2016

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

目 錄

1. 概述 3

2. 特性 3

3. 系統方框圖 5
3.1 系統時鐘方塊圖 6

4. 封裝引腳配置 7
4.1 引腳功能 9
4.2 引腳描述 12
4.3 端口結構 13

5. 標準功能 18
5.1 中央處理單元 (CPU) 18
5.2 隨機數據存儲器 (RAM) 18
5.3 閃控程序存儲器 (Flash Memory) 20
5.4 記憶體映像 (Memory Mapping) 21
5.5 線上燒錄 (ISP) (重要!!! 務必閱讀!!!) 25
5.6 計時/計數器 (Timer) 28
5.7 復位 (Reset) 31
5.8 系統時鐘及時鐘來源 33

6. 增強功能 34
6.1 外部特殊功能暫存器 (XFR) 34
6.2 I/O 端口 37
6.3 中斷 49
6.4 通用異步收發器 (UART) 59
6.5 外部中斷要求 (IRQ) 64
6.6 脈衝寬度調製 (PWM) 66
6.7 電源管理 72
6.8 12 MHz/24 MHz RC 振盪器校正 84
6.9 看門狗定時器與實時定時器 87
6.10 I²C 串行介面 91
6.11 增強型計時/計數器 (Enhanced Timer/Counter) 95
6.12 模/數轉換器 (ADC) 100
6.13 低壓復位 (LVR) 105
6.14 低壓偵測 (LVD) 106
6.15 低壓偵測復位 (LVDR) 107
6.16 仿真式 E²PROM 109
6.17 代碼選項 (Code Option) 113
6.18 防讀機制 (Read Out Protection) 122
6.19 內部參考電壓源 (BandGap) 123

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7. 電氣特性 124
7.1 極限參數 124
7.2 推薦操作參數 124
7.3 DC 電氣特性 (V_{DD} = 1.8V ~ 5V, -40℃ ~ +105℃) 125
7.4 AC 電氣特性 (T_A = 25℃) 127
7.5 內部 RC 振盪器溫度誤差表 128
7.6 A/D 轉換特性 (T_A = 25℃) 129
7.7 Bandgap 電氣特性 130
7.8 低壓復位 (LVR)、低壓偵測 (LVD)及低壓偵測復位 (LVDR) 電氣特性 (T_A = 25℃) 131
7.9 熱阻特性 131

8. 應用電路 132
8.1 供電線路 132
8.2 振盪器線路 132
8.3 RESET 線路 134
8.4 標準線路 135
8.5 開發板線路 136

9. 產品命名規則 137

10. 訂購信息 137

11. 裸片座標位置圖 138

12. 封裝尺寸 140
12.1 32-Pin QFN 140
12.2 20-Pin SSOP 141
12.3 16-Pin SOP 142
12.4 10-Pin MSOP 143

13. 開發工具 144

14. 版本更改記錄 148

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

1. 概述

WT51F108S/104S 是台灣著名的 IC 設計公司偉詮電子 (WELTREND) 推出的泛用型微處理器，產品除了採用先進的 3T 的 8052 微處理器內核，寬且低的工作電壓範圍 (1.8V ~ 5.5V)，高抗雜訊能力以外，8Kx8 (WT51F104S 僅有 4Kx8) 的閃控程序存儲器，512x8 的隨機數據存儲器與豐富的周邊資源及多樣的電源管理 (詳細請看內文) 更是讓使用者針對不同應用可以得心應手，包括小家電、散熱風扇、電子安定器、汽車防盜器、倒車雷達數位探頭等等，WT51F108S/104S 是一顆高性價比產品，多種包裝考量可以直接取代市面上主流的產品 (詳細請參考 WT51F108S/104S 應用手冊)，另外爲了讓客戶有更大的競爭力，也提供晶片 (dice) 與晶圓 (wafer) 銷售。

Part No.	Core	PROM (Byte)	SRAM (Byte)	Timer	I/O (Max)	PWM (BitxCh)	Interface	ADC (BitxCh)	LDO18 Capacitor	PKG Type
WT51F104	1T-8052	4K	256	2	18	16-bitx2	M/S I^2C x 1 UART x 1 SPI x 1	10-bitx16	X	8SOP 10MSOP 14SOP 20SSOP
WT51F104S	3T-8052	4K	256	1	29	16-bitx2	Slave I^2C x 1 UART x 1	10-bitx16	need	10MSOP 16SOP 20SSOP 32QFN
WT51F108	1T-8052	8K	512	3	30	16-bitx4	M/S I^2C x 1 UART x 1 SPI x 1	10-bitx16	X	10MSOP 20SSOP 32QFN
WT51F108S	3T-8052	8K	512	1	29	16-bitx2	Slave I^2C x 1 UART x 1	10-bitx16	need	10MSOP 16SOP 20SSOP 32QFN
WT51F116	1T-8052	16K	512	3	30	16-bitx4	M/S I^2C x 1 UART x 1 SPI x 1	10-bitx16	X	10MSOP 20SSOP 32QFN

2. 特性

WT51F108S/104S 是一具備多種周邊功能之增強型 8052 微控制器，擁有以下特點:

- 3T 8052 核心，指令設定兼容 MCS-51
- 最快指令執行時間: 125ns @24 MHz
- 512/256 位元組之記憶體 (256 位元組之標準 8052 內部數據記憶體 + 256 位元組外部記憶體(WT51F108S 才有))
- 8K 位元組閃控程序存儲器可供儲存程式 (WT51F104S 僅有 4K 位元組閃控程序存儲器可供儲存程式)
- 支援內部及外部晶振:
  - 內部晶振: 12 MHz/24 MHz RC 振盪器或 32 kHz RC 振盪器
  - 外部晶振: 32.768 kHz ~ 24 MHz 石英晶體振盪器 (Crystal)
- 雙 16 位元數據指針 (DPTR0 & DPTR1)
- 一組 16 位計時/計數器 (Timer0)
- 一組看門狗定時器 (WDT)
- 一組實時定時器 (Watch Timer)
- 一組 16 位增強型計時/計數器 (Enhanced Timer)，內建捕捉功能
- 一組通用異步收發器 (UART0)，可支援傳輸速率: 1200 bps ~ 230400 bps (工作於 12 MHz)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

- 支援仿真式 E^2PROM
- 一組 I^2C (從機模式)
- 2 組 16 位元脈寬調制 (PWM0、PWM1)，並提供多個(~四個)路徑輸出
- 16 通道的 10 位元模/數轉換器 (ADC0 ~ ADC15)，內建電壓參考電壓源 (Band-Gap)
- 支援三種省電模式: 睡眠模式 (Sleep mode)、低速省電模式 (Green mode) 與閒置模式 (Idle mode)
- 8 個外部中斷腳位 (IRQ0 ~ IRQ7)
- 29 個可程式之雙向輸出/輸入接腳，其中 7 根擁有高電流驅動能力 (20 mA)
- 可程式化低壓偵測 (LVD) 與低壓偵測復位 (LVDR)
- 內建上電復位器 (POR) 與低壓復位 (LVR)
- 內建單線式仿真 (ICE) 與線上燒錄 (ISP) 模式
- 具程式碼防讀 (Read Out Protection)
- 工作電壓: 1.8V ~ 5.5V
- 工作溫度: -40℃ ~ +105℃
- 主力封裝 (Green Package): MSOP10 (118 mil)、SOP16 (150 mil)、SSOP20 (150 mil)、QFN32 (5mm x 5mm)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

3. 系統方框圖



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

3.1 系統時鐘方塊圖



* 使用外部石英晶體振盪器，必須根據石英晶體振盪器頻率選擇對映的驅動能力，請參考振盪器驅動控制暫存器(外部記憶體位址: **0x08**) 的 **CRY_12M_DR[1:0]**位元。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

4. 封裝引腳配置

WT51F108S-UG32AWT 32-Pin QFN (WT51F104S 封裝引腳一樣)



WT51F108S-OG20AWT 20-Pin SSOP (WT51F104S 封裝引腳一樣)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

WT51F108S-SG16AWT 16-Pin SOP (WT51F104S 封裝引腳一樣)



WT51F108S-MG10BWT 10-Pin MSOP (WT51F104S 封裝引腳一樣)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

4.1 引腳功能

引腳編號				引腳名稱		主要功能	
UG32A WT	OG20A WT	SG16A WT	MG10B WT		I/O	說明	電路型態
29	1	1	2	VDD	PWR	VDD 電源: 需外掛 4.7uF+ 0.1uF	
1	2	2	3	GPIOA5DH/ ADC15/ OSCI/ PWM1B/ ETMID/ P00	I/O	GPIOA5DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極 ADC15: 模/數轉換器輸入 15 OSCI: 外部晶振之輸入 PWM1B: B 路徑 PWM1 輸出腳位 ETMID: D 路徑增強型計時/計數器時鐘源或捕捉輸入 P00: 對映至 8052 之 P0.0(**註 2**)	B
2	3	3	4	GPIOA4DH/ ADC14/ OSCO/ PWM0B/ ETMIA/ P01	I/O	GPIOA4DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極 ADC14: 模/數轉換器輸入 14 OSCO: 外部晶振之輸出 PWM0B: B 路徑 PWM0 輸出腳位 ETMIA: A 路徑增強型計時/計數器時鐘源或捕捉輸入 P01: 對映至 8052 之 P0.1(**註 2**)	B
30	4	4	1	GPIA3/ ADC13/ NRST/ SWUT/ ETMIB	I	GPIA3: 輸入腳位 ADC13: 模/數轉換器輸入 13 NRST: 復位腳位 SWUT: 單線式 ISP/ICE 介面 ETMIB: B 路徑增強型計時/計數器時鐘源或捕捉輸入	D
3	5	5		GPIOB5D/ IRQ3 ADC12/ RX0A/ PWM1A/ P02	I/O	GPIOB5D: 一般 I/O，可程式規劃爲推拉式或開汲極 IRQ3: 外部中斷要求 3 ADC12: 模/數轉換器輸入 12 RX0A: A 路徑 UART0 數據輸入(**註 2**) PWM1A: A 路徑 PWM1 輸出腳位 P02: 對映至 8052 之 P0.2(**註 2**)	C1
4	6	6	5	GPIOB4D/ ADC11/ TX0A/ PWM1D/ P03	I/O	GPIOB4D: 一般 I/O，可程式規劃爲推拉式或開汲極 ADC11: 模/數轉換器輸入 11 TX0A: A 路徑 UART0 數據輸出(**註 2**) PWM1D: D 路徑 PWM1 輸出腳位 P03: 對映至 8052 之 P0.3(**註 2**)	C1
5	7	7		GPIOB3D/ ADC10/ PWM0A	I/O	GPIOB3D: 一般 I/O，可程式規劃爲推拉式或開汲極 ADC10: 模/數轉換器輸入 10 PWM0A: A 路徑 PWM0 輸出腳位	C1
6	8			GPIOC5D/ ADC9	I/O	GPIOC5D: 一般 I/O，可程式規劃爲推拉式或開汲極 ADC9: 模/數轉換器輸入 9	C1

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

引腳編號				引腳名稱		主要功能	
UG32A WT	OG20A WT	SG16A WT	MG10B WT		I/O	說明	電路型態
7	9			GPIOC4D/ ADC8	I/O	GPIOC4D: 一般 I/O，可程式規劃爲推拉式或開汲極 ADC8: 模/數轉換器輸入 8	C1
8	10	8		GPIOC3D/ P07	I/O	GPIOC3D: 一般 I/O，可程式規劃爲推拉式或開汲極 P07: 對映至 8052 之 P0.7(**註 2**)	A2
9				GPIOA7DH	I/O	GPIOA7DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極	A
10				GPIOA6DH	I/O	GPIOA6DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極	A
11				GPIOB7D	I/O	GPIOB7D: 一般 I/O，可程式規劃爲推拉式或開汲極	A
12				GPIOB6D	I/O	GPIOB6D: 一般 I/O，可程式規劃爲推拉式或開汲極	A
13				GPIOC7D	I/O	GPIOC7D: 一般 I/O，可程式規劃爲推拉式或開汲極	A
14				GPIOC6D	I/O	GPIOC6D: 一般 I/O，可程式規劃爲推拉式或開汲極	A
15				GPIOD1	I/O	GPIOD1: 一般 I/O，推拉式	A1
16				GPIOD0	I/O	GPIOD0: 一般 I/O，推拉式	A1
17	11	9		GPIOC2D/ ADC3/ P06	I/O	GPIOC2D: 一般 I/O，可程式規劃爲推拉式或開汲極 ADC3: 模/數轉換器輸入 3 P06: 對映至 8052 之 P0.6(**註 2**)	A2
18	12			GPIOC1D/ IRQ7/ ADC7/ P05	I/O	GPIOC1D: 一般 I/O，可程式規劃爲推拉式或開汲極 IRQ7: 外部中斷要求 7 ADC7: 模/數轉換器輸入 7 P05: 對映至 8052 之 P0.5(**註 2**)	C1
19	13			GPIOC0D/ IRQ6/ ADC6/ P04	I/O	GPIOC0D: 一般 I/O，可程式規劃爲推拉式或開汲極 IRQ6: 外部中斷要求 6 ADC6: 模/數轉換器輸入 6 P04: 對映至 8052 之 P0.4(**註 2**)	C1
20	14	10		GPIOB2D/ IRQ5/ ADC5/ PWM0D	I/O	GPIOB2D: 一般 I/O，可程式規劃爲推拉式或開汲極 IRQ5: 外部中斷要求 5 ADC5: 模/數轉換器輸入 5 PWM0D: D 路徑 PWM0 輸出腳位	C1
21	15	11		GPIOB1D/ IRQ4/ ADC4	I/O	GPIOB1D: 一般 I/O，可程式規劃爲推拉式或開汲極 IRQ4: 外部中斷要求 4 ADC4: 模/數轉換器輸入 4	C1
22	16	12	6	LDO18	PWR	LDO18: 需外掛 4.7uF+ 0.1uF	

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

引腳編號				引腳名稱		主要功能	
UG32A WT	**OG20A WT**	**SG16A WT**	**MG10B WT**		**I/O**	說明	電路型態
23	17	13	7	GPIOA2DH/ IRQ2/ ADC2/ T0/ ETMIC/ PWM1C	I/O	GPIOA2DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極 IRQ2: 外部中斷要求 2 ADC2: 模/數轉換器輸入 2 T0: 計數器 0 之外部輸入腳位 ETMIC: C 路徑增強型計時/計數器時鐘源或捕捉輸入 PWM1C: C 路徑 PWM1 輸出腳位	C1
24	18	14	8	GPIOA1DH/ IRQ1/ ADC1/ VREF/ RX0B/ SCL	I/O	GPIOA1DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極 IRQ1: 外部中斷要求 1 ADC1: 模/數轉換器輸入 1 VREF: 模/數轉換器參考電壓輸入腳位 RX0B: B 路徑 UART0 數據輸入(**註 2**) SCL: I²C 之 SCL 腳位	C2
25				GPIOD5	I/O	GPIOD5: 一般 I/O，推拉式	A1
26				GPIOD4	I/O	GPIOD4: 一般 I/O，推拉式	A1
27	19	15	10	GPIOA0DH/ IRQ0/ ADC0/ TX0B/ SDA/ PWM0C	I/O	GPIOA0DH: 一般 I/O，可程式規劃爲大電流推拉式或開汲極 IRQ0: 外部中斷要求 0 ADC0: 模/數轉換器輸入 0 TX0B: B 路徑 UART0 數據輸出(**註 2**) SDA: I²C 之 SDA 腳位 PWM0C: C 路徑 PWM0 輸出腳位	C2
28	20	16	9	VSS	GND	核心(Core)之地(ground)	
31				GPIOD3	I/O	GPIOD3: 一般 I/O，推拉式	A1
32				GPIOD2	I/O	GPIOD2: 一般 I/O，推拉式	A1

註 1: 所有的 **I/O** 在復位時的狀態都是爲輸入浮動。

註 2: 使用 **8052 port (P0.x)** 或 **UART**，必須將對應的 **GPIOx_TYP** 設定爲開汲極；並外掛上拉電阻**(Pull-High)**。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

4.2 引腳描述

細部說明每支腳的功能

引腳名稱	類型	說明
PORT		
GPIOA0 ~ GPIOA7	I/O	8 位元雙向通用 I/O 端口 (GPIA3 僅為輸入通用 I/O 端口)
GPIOB1 ~ GPIOB7	I/O	7 位元雙向通用 I/O 端口
GPIOC0 ~ GPIOC7	I/O	8 位元雙向通用 I/O 端口
GPIOD0 ~ GPIOD5	I/O	6 位元雙向通用 I/O 端口
Timer 0		
T0	I	計時/計數器 0 外部輸入
增強型計時/ 計數器		
ETMIA	I	增強型計時/計數器時鐘源或捕捉輸入 (A 路徑)
ETMIB	I	增強型計時/計數器時鐘源或捕捉輸入 (B 路徑)
ETMIC	I	增強型計時/計數器時鐘源或捕捉輸入 (C 路徑)
ETMID	I	增強型計時/計數器時鐘源或捕捉輸入 (D 路徑)
IRQ		
IRQ0 ~ IRQ7	I	8 根外部中斷要求輸入腳位
PWM		
PWM0 A/B/C/D	O	PWM0 輸出 A 路徑、B 路徑、C 路徑或 D 路徑
PWM1 A/B/C/D	O	PWM1 輸出 A 路徑、B 路徑、C 路徑或 D 路徑
UART		
RX0 A/B	I	UART0 接收 A 路徑 或 B 路徑 (註)
TX0 A/B	O	UART0 傳送 A 路徑 或 B 路徑 (註)
ADC		
ADC0 ~ ADC15	I	16 個模擬轉數位輸入腳位
I²C		
SCL	I/O	I²C 介面之 clock
SDA	I/O	I²C 介面之數據
VCC & VSS		
VDD	P	電源: 需外掛 4.7uF+ 0.1uF
VSS	P	接地
OSCO	O	主(副)振盪器輸出
OSCI	I	主(副)振盪器輸入
NRST	I	將 CPU 復位
LDO18	P	LDO18: 需外掛 4.7uF+ 0.1uF
ISP & ICE		
SWUT	I/O	單線式 ISP & ICE 介面

註: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定為開汲極；並外掛上拉電阻(Pull-High)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

4.3 端口結構

I/O 結構 (Type A)



I/O 結構 (Type A1)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

I/O 結構 (Type A2)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

I/O 結構 (Type B)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

I/O 結構 (Type C1)



I/O 結構 (Type C2)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

I/O 結構 (Type D)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5. 標準功能

5.1 中央處理單元 (CPU)

內建一個八位元 3T 之 8052 相容之 CPU，具有 16 位元位址定址與八位元數據存取功能，3T 8052 比傳統 12T 8052 指令週期快 4 倍，它的所有功能以及特殊功能暫存器 (SFR) 的詳細定義將在以下章節說明。

5.2 隨機數據存儲器 (RAM)

WT51F108S 共有 512 位元組之記憶體 (256 位元組之標準 8052 內部數據記憶體 + 256 位元組外部記憶體)；WT51F104S 共有 256 位元組之記憶體 (256 位元組之標準 8052 內部數據記憶體)。

下圖為隨機數據存儲器 (RAM) 空間分配圖，有關周邊控制暫存器請參考 6.1 章節。



內部之一般數據記憶體 (SRAM) 包含:

128 位元組之內部 SRAM，位址於 0x0000H ~ 0x007FH (可直接或間接定址)

128 位元組之內部 SRAM，位址於 0x0080H ~ 0x00FFH (間接定址)

256 位元組之外部 SRAM，位址從 0x0100H ~ 0x01FFH (使用 MOVX 進行存取)

主要用途為擔任程式中暫時存放數據的地方，所以也稱為數據記憶體，WT51F108S/104S 的數據記憶體包含下面幾個部份:

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

(1) 低位 128 個位元組之內部 SRAM，位址從 0000H ~ 007FH，可直接或間接定址方式存取，其中包含:

- 一般用途暫存器，位址從 0000H ~ 001FH，共 32 個位元組，其中分成四個暫存器庫，每個暫存器庫包含八個一般用途暫存器，即 R0 ~ R7，可利用 PSW 程式狀態字組暫存器的選擇位元 RS1 與 RS0 來切換此四個暫存器庫
- 可位元定址區，位址從 20H ~ 2FH，共 16 個位元組，此 16 個位元組即包含 128 個位元 (bit)，且每一個位元皆可單獨使用位元定址法來直接定址存取
- 一般數據儲存區，位址從 0030H ~ 007FH，共 80 個位元組可自由使用 (包括堆疊區共用)

(2) 高位 128 個位元組之內部 SRAM，位址從 0080H ~ 00FFH，採用間接定址方式存取，亦即需利用 R0 或 R1 來進行存取 (*)。

(3) 特殊功能暫存器 (SFR)，位址從 0080H ~ 00FFH，採用直接定址方式存取 (*)。

(4) 256 個位元組之外部 SRAM，位址從 0100H ~ 01FFH，透過指令 MOVX 來間接存取

(*) 暫存器 (SFR) 雖然與高位 128 個位元組之內部 SRAM 同樣擁有位址 0080H ~ 00FFH，但實際上爲不同的兩塊記憶體區塊，MCU 會藉由兩個不同的存取方式來自動判斷所要存取的區塊來進行切換。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.3 閃控程序存儲器 (Flash Memory)

WT51F108S/104S 共有 8KB/ 4KB 的嵌入式 flash，可做爲通用的程式存儲；也可另作仿真式 E²PROM 之用途。特色如下：

- FLASH 記憶體總共爲 8K/ 4K 位元組
- 工作電壓即 1.8V ~ 5.5V
- 支援線上燒錄 (ISP)
- 數據保存 10 年以上
- 具程式碼保護
- 具仿真式 E²PROM 之功能

WT51F108S Flash Memory



WT51F104S Flash Memory



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.4 記憶體映像 (Memory Mapping)

WT51F108S/104S 內置 128 位元組的直接定址暫存器，WT51F108S/104S 的標準 SFR 有以下幾種:

- CPU 內核暫存器: ACC、B、PSW、SP、DPL0、DPH0、DPL1、DPH1
- 中斷系統暫存器: IP、IE、XICON
- I/O 埠暫存器: P0
- 計時器暫存器: TCON、TMOD、TL0、TH0
- UART0 暫存器: SCON0、SBUF0、SBRG0H、SBRG0L、PCON

特殊功能暫存器分布圖如下所示:

	可位元定址	不可位元定址							
F8H									FFH
F0H	B								F7H
E8H									EFH
E0H	ACC								E7H
D8H									DFH
D0H	PSW								D7H
C8H									CFH
C0H	XICON								C7H
B8H	IP								BFH
B0H									B7H
A8H	IE								AFH
A0H									A7H
98H	SCON0	SBUF0	SBRG0H	SBRG0L					9FH
90H									97H
88H	TCON	TMOD	TL0		TH0		CKCON		8FH
80H	P0	SP	DPL0	DPH0				PCON	87H

下表爲特殊功能暫存器 (SFR) 的內容說明:

暫存器名稱	位址	復位值	說明
P0	80H	FFH	Port-0
SP	81H	07h	Stack Pointer
DPL0	82H	00h	Data Pointer 0 low byte
DPH0	83H	00h	Data Pointer 0 high byte
PCON	87H	00h	Power Control Register
TCON	88H	00h	Timer 0/1 Counter Control
TMOD	89H	00h	Timer 0/1 Mode Control
TL0	8AH	00h	Timer 0, low byte

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

暫存器名稱	位址	復位值	說明
TH0	8CH	00h	Timer 0, high byte
CKCON	8EH	00h	Timer clock-base select
SCON0	98H	00h	Serial Port 0, Control Register
SBUF0	99H	00h	Serial Port 0, Data Buffer
SBRG0H	9AH	00h	Serial Baud rate Generator, high byte
SBRG0L	9BH	00h	Serial Baud rate Generator, low byte
IE	A8H	00h	Interrupt Enable Register
IP	B8H	00h	Interrupt Priority Register 1
XICON	C0H	00h	Interrupt Enable Register (INT2/INT3)
PSW	D0H	00h	Program Status Word
ACC	E0H	00h	Accumulator
B	F0H	00h	B Register

註: 特殊功能暫存器的重置值請參考 5.7"復位"章節。

WT51F108S/104S CPU 相關 SFR 介紹如下:

B: Address: F0H **復位值: 00h**

7	6	5	4	3	2	1	0
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0

B 暫存器主要用來進行乘法與除法的運算，在乘法運算中用來存放乘數與運算結果的高位元組; 在除法運算中用來存放除數以及運算結果之餘數，亦可當作一般暫存器來使用。

ACC: Address: E0H **復位值: 00h**

7	6	5	4	3	2	1	0
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0

累加器，大部份之運算都需透過累加器。

P0: Address: 80H **復位值: FFh**

7	6	5	4	3	2	1	0
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0

輸出/輸入端口 P0 的數據設定。

註: 使用 8052 port (P0.x)，必須將對應的 GPIOx_TYP 設定爲開汲極。

CKCON: Address: 8EH **復位值: 00h**

7	6	5	4	3	2	1	0
							TCS0

TCS0 = 0: Timer 0 計數一次爲 12 clock

TCS0 = 1: Timer 0 計數一次爲 3 clock

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

PSW (Program Status Word): Address: D0H 復位值: 00h

7	6	5	4	3	2	1	0
CY	AC	F0	RS1	RS0	OV	F1	PARITY

程式狀態字元，含有程式運作時之相關訊息。

位元編號	位符號	說明
7	CY	進位旗標 (Carry Flag)，用來表示算術指令運算後的結果，其數據的第 7 個位元是否有進位或借位。 加法運算時 (ADD) 的結果: 有進位 CY = 1，沒有進位 CY = 0。 減法運算時 (SUB) 的結果: 有借位 CY = 1，沒有借位 CY = 0。
6	AC	半進位旗標 (Aux Carry Flag)，用來表示算術後數據的第 3 個位元是否有向第 4 個位元進位或借位。 加法運算時 (ADD) 的結果: 有進位 AC = 1，沒有進位 AC = 0。 減法運算時 (SUB) 的結果: 有借位 AC = 1，沒有借位 AC = 0。
5	F0	一般用途旗標，可作爲一般的讀/寫位元。
4	RS1	暫存器庫選擇 (請參考暫存器庫選擇表)
3	RS0	
2	OV	溢位旗標 (Overflow Flag)，表示程式經算術或邏輯運算後的結果是否有溢位，若是 OV = 1，若不是 OV = 0
1	F1	一般用途旗標，可作爲一般的讀/寫位元
0	P	同位旗標，累加器 (ACC) 的內容若有奇數個 1 則此旗標爲 1，否則爲 0

暫存器庫選擇表

暫存器庫	位址	RS1	RS0
0	00H ~ 07H	0	0
1	08H ~ 0FH	0	1
2	10H ~ 17H	1	0
3	18H ~ 1FH	1	1

SP (Stack Point) Address: 81H 復位值: 07h

7	6	5	4	3	2	1	0
SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0

堆疊指標，指向最後 PUSH 進入之堆疊位址。當使用 PUSH 操作時 SP 會自動先+1 再將值存入堆疊器內。

DPL0 (DPTR0, low byte of the 16-bit data pointer 0) Address: 82H 復位值: 00h

7	6	5	4	3	2	1	0
DPL0.7	DPL0.6	DPL0.5	DPL0.4	DPL0.3	DPL0.2	DPL0.1	DPL0.0

爲 DPTR0 (數據指標) 之低位元組，搭配 DPH0 進行存取數據時的位址指標使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

DPH0 (DPTR0, high byte of the 16-bit data pointer 0) Address: 83H 復位值: **00h**

7	6	5	4	3	2	1	0
DPH0.7	DPH0.6	DPH0.5	DPH0.4	DPH0.3	DPH0.2	DPH0.1	DPH0.0

爲 DPTR0 (數據指標) 之高位元組，搭配 DPL0 進行存取數據時的位址指標使用。

註: 其它的特殊功能暫存器將在後面的章節介紹。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.5 線上燒錄 (ISP) (重要!!! 務必閱讀!!!)

線上燒錄 (In System Program) 即用戶可以直接在系統目標板進行程式燒錄。

ISP 界面可以採用:

3 線式: VDD、GND (VSS)、SWUT

2 線式: SWUT、GND (VSS)，當系統目標板已有 VDD 電源

下圖為 ISP 界面接腳示意圖:



註: 請參考 WLINK-SWUT ISP 操作說明書。

5.5.1 線上燒錄注意事項

條件: 當 WT51F108S/104S 的 SOURCE clock 為 12 MHz (內部/外部振盪器)時；進行線上燒寫是最穩定的。實際 ISP 應用線路請參考第 8 章節。

說明: 因 WT51F108S/104S 是使用單線式 UART (SWUT)來進行燒錄，且燒錄的傳輸鮑率為 115200 bps，所以 WT51F108S/104S 的 SOURCE clock 必須選擇在內部振盪器 (12 MHz)或外部晶振 (**2**~24 MHz)下，來進行線上燒錄。
另外 WT51F108S/104S 在出廠 (default) 的初始設定為 IRC 12 MHz，所以可直接燒錄。如果 WT51F108S/104S 工作在內部 RC 振盪 (24 MHz)、外部晶振 (小於 **2**-MHz、32768Hz)、Green Mode、Idle Mode 及 Sleep Mode 需要增加觸發或喚醒條件，否則會導致無法燒錄，後續會針對上述的模式做說明。(ISP 的參考時鐘源，請參考 3.1 章節)

因為 GPIOxx/RESET/SWUT 腳位同時支援復位功能、輸入口及燒錄功能，各個功能的準位也不同，可參考下表說明。

Function (VDD = 5.0V)	VIH	VIL
SWUT	0.83 VDD	0.57 VDD
NRST	0.45 VDD	0.24 VDD

Function (VDD = 3.5V)	VIH	VIL
SWUT	0.81 VDD	0.52 VDD
NRST	0.49 VDD	0.27 VDD

SWUT 的燒錄電壓範圍為 2.2V ~ 5.5V，當燒錄電壓低於 2.7V 時，必須禁能 GPIA3 腳位的內部上拉電阻。(XFR 0x1C GPIOA_PHN[3])

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

高速正常模式 (Normal Mode):

WT51F108S/104S 的 Source Clock 選擇在內部振盪器 (12 MHz)或外部晶振 (2~24 MHz)，這時 WT51F108S/104S 只要上電復位正常，燒錄就能順利進行。

要特別注意的是以下二種狀況：

(1)當 WT51F108S/104S 的 Source Clock 選爲外部晶振並搭配特別頻率的石英晶振盪器 (2MHz 以下、或 32.768 kHz)，此時因 SWUT 的鮑率不是 115200 bps，會導致 WT51F108S/104S 無法燒錄；

(2)或當 WT51F108S/104S 的 Source Clock 選擇在內部振盪器 24 MHz 時，因電源雜訊較大，進而影響 SWUT 鮑率精準度，也會導致 WT51F108S/104S 無法燒錄。

以上情況都需要設定 ISP 時鐘源控制暫存器(ISP_CHG_CTL)致能兩個控制位元 Bit7 ISP_CHG_12M 及 Bit5 UART_ISP_CHG，讓 SWUT 腳位接收到觸發訊號後，讓 WT51F108S/104S 切到內部晶振 12 MHz 後才能順利燒錄，詳細請參考 6.7 章節中 (XFR_0x04 的“強制觸發 SWUT 設定程序”)。

低速省電模式 (Green Mode):

MCU 的 SOURCE clock 選擇在 32 kHz (內部/外部晶振)工作就稱爲 Green Mode。在此模式下 MCU 是無法直接燒錄，需要設定 ISP 時鐘源控制暫存器 (ISP_CHG_CTL) 致能兩個控制位元 Bit7 ISP_CHG_12M 及 Bit5 UART_ISP_CHG，讓 SWUT 腳位接收到觸發訊號後，讓 MCU 自動切到內部晶振 12 MHz 後才能順利燒錄，詳細請參考 6.7 章節。

空閒模式 (Idle Mode):

在進入此模式前，除了設立 ISP 時鐘源控制暫存器 (ISP_CHG_CTL) 致能兩個控制位元 Bit7 ISP_CHG_12M 及 Bit5 UART_ISP_CHG，一定要設定喚醒條件，可以讓 MCU 切回到 12 MHz 下工作，並且能維持 2 至 3 秒來接收 SWUT 的燒錄命令，詳細請參考 6.7 章節。

睡眠模式 (Sleep Mode):

在進入此模式前，除了設立 ISP 時鐘源控制暫存器 (ISP_CHG_CTL) 致能兩個控制位元 Bit7 ISP_CHG_12 M 及 Bit5 UART_ISP_CHG，一定要設定喚醒條件，可以讓 MCU 切回到 12 MHz 下工作，並且能維持 2 至 3 秒來接收 SWUT 的燒錄命令，詳細請參考 6.7 章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

建議線路:



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.6 計時/計數器 (Timer)

WT51F108S/104S 只有一個 16 Bit 的計時/計數器 (Timer0)，可以被設定爲計時或計數功能。

5.6.1 計時/計數器 0

WT51F108S/104S 內部計時/計數器 0 可利用特殊暫存器 TMOD 中的 M11、M10 或 M01、M00 來選擇四種不同的工作模式，說明如下:

TMOD (8052 Timer0 mode control register) Address: 89H

7	6	5	4	3	2	1	0
-	-	-	-	GATE0	C0/T0	M01	M00

位元編號	位符號	說明
7-4	-	必須爲 0
3	GATE0	GATE0 = 1，無作用 GATE0 = 0，設定爲內部啓動，只要 TR0 = 1 即可啓用 Timer0
2	C0/T0	計時/計數器 0 切換開關 C0/T0 = 1，設定爲外部計數器，計數信號由外部腳位 (GPIOA2/T0) 輸入 (最高輸入頻率爲 500 kHz) C0/T0 = 0，設定爲內部計時器，計數內部時鐘源除以 12 的信號
1-0	M01-M00	計時/計數器 0 的模式選擇位元 00: 模式 0 爲 13 位元之計時/計數器 01: 模式 1 爲 16 位元之計時/計數器 10: 模式 2 爲 8 位元自動載入計時/計數器 11: 模式 3 爲 8 位元之計時/計數器 (TL0 由 TR0 啓動，TH0 由 TR1 啓動)

TCON (8052 Timer 0 control register) Address: 88H

7	6	5	4	3	2	1	0
-	-	TF0	TR0	-	-	-	-

位元編號	位符號	說明
7-6	-	無作用
5	TF0	計時/計數器 0 之溢位旗標。當計時或計數產生溢位時，會自動令 TF0 = 1。當 CPU 跳至計時/計數器 0 的中斷向量執行中斷副程式時，會自動令 TF0 = 0。
4	TR0	計時/計數器 0 之致能位元。當 TR0 = 1 時，計時/計數器 0 工作; 當 TR0 = 0 時，計時/計數器 0 停止工作。
3	-	無作用
2	-	保留，必須設爲 0。
1	-	無作用
0	-	保留，必須設爲 0。

註: 計時/計數器 1 之傳輸速率產生器，請參考 6.4 章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

模式 0：



當計時/計數器 0 工作於模式 0 時，此時特殊功能暫存器 THx 與 TLx 組成 13 位元之向上計時/計數器，當計數至 13 個位元全爲 1，此時再加 1 後會令這 13 個位元全變爲 0，同時計時/計數之溢位旗標 TFx = 1 (TFx 位於特殊暫存器 TCON 中)，此時若有致能計時/計數器中斷則會產生中斷。

模式 1：



當計時/計數器 0 工作於模式 1 時，動作與模式 0 幾乎一模一樣，除了此時的 THx 與 TLx 是組成 16 位元之向上計時/計數器。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

模式 2：



當計時/計數器 0 工作於模式 2 時，提供兩個 8 位元可自動載入的計時/計數器(Timer0)，其計時或計數的量放置在 TLx 暫存器裡，當 TLx 發生溢位時，除了會令 TFx = 1 之外，並且會自動將 THx 的值再載入 TLx 中，以繼續計數下去。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.7 復位 (Reset)

WT51F108S/104S 具有七種復位機制，包括上電復位 (POR)、低壓復位 (LVR)、低壓偵測復位 (LVDR)、外部 NRST 腳位復位、看門狗復位、ISP/ICE 命令復位、程序計數器溢位復位 (PC_OVR)。當 WT51F108S/104S 發生任何一種復位，則所有的暫存器皆會回復至復位值，此時利用復位旗標暫存器 (XFR 0x03) 來判斷何種復位發生。

上電復位 (POR)

當 VDD 電壓低於復位電壓 (請參考 DC 電氣特性章節)，則發生上電復位，此時 XFR: 0x03 上電復位 (POR) 旗標 RST_FLG. POR_RST_FLG = 1。

低壓復位 (LVR)

當 VDD 電壓低於最低允許工作電壓點時發生復位，此時 XFR: 0x03 低壓復位 (LVR) 旗標 LVR_RST_FLG = 1。

低壓偵測復位 (LVDR)

當 VDD 電壓低於所設定之偵測電壓位準時發生復位，此時 XFR: 0x03 低壓偵測復位 (LVDR) 旗標 LVD_RST_FLG = 1。

外部 NRST 腳位復位

當外部復位腳位 (NRST) 電壓低於此腳位之 VIL (請參考 DC 電氣特性章節) 時發生復位，此時 XFR: 0x03 外部 NRST 腳位復位旗標 NRST_FLG = 1。

看門狗復位 (Watchdog Timer Reset)

當看門狗定時器設定之時間到達後則發生復位，此時 XFR: 0x03 看門狗復位旗標 WDT_RST_FLG = 1。

ISP/ICE 命令復位

當從 SWUT 腳位傳送復位命令，則發生 ISP/ICE 復位，此時 XFR: 0x03 ISP 復位旗標 ISP_RST_FLG = 1。

程序計數器溢位復位 (PC_OVR)

程序計數器爲儲存目前執行指令所在的地址，當位址超過閃控程序存儲器的範圍 (WT51F108S 爲 0x0000 ~ 0x1FFF; WT51F104S 爲 0x0000 ~ 0x0FFF)，就會產生復位，使得 XFR: 0x03 程序計數器溢位復位旗標 PC_OVL_RST_FLG = 1。
◎此功能須先致能 EN_ADDR_OVL_RST (XFR_0x01_bit5 = 1)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

復位狀態

當發生上述狀況，所有的特殊暫存器皆會回到初始預設值，其中 SFR 的部份如下表，而 XFR 的部份請參考下一章節。

特殊功能暫存器復位後的預設值，如下所示:

SFR	預設值	SFR	預設值
P0	11111111b	IE	00000000b
SP	00000111b	IP	xx000000b
DPL0	00000000b	SCON0	00000000b
DPH0	00000000b	SBRG0H	00000000b
PCON	00000000b	SBRG0L	00000000b
TCON	00000000b	PSW	00000000b
TMOD	00000000b	ACC	00000000b
TL0	00000000b	B	00000000b
TL1	00000000b	XICON	00000000b
SCON0	00000000b	SBUF0	00000000b
SBRG0H	00000000b	CKCON	00000000b
SBRG0L	00000000b		

復位旗標暫存器 RESET_FLG (外部記憶體位址: 0x03) **復位值: 01h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	寫	讀	讀	讀	讀	讀	讀	讀
名稱	CLR_RST_FLG	PC_OVL_RST_FLG	ISP_RST_FLG	WDT_RST_FLG	NRST_FLG	LVD_RST_FLG	LVR_RST_FLG	POR_RST_FLG

位元編號	位符號	說明
7	CLR_RST_FLG	1: 清除所有復位旗標
6	PC_OVL_RST_FLG	1: 復位的來源是程序計數器溢出
5	ISP_RST_FLG	1: 復位的來源是 ISP
4	WDT_RST_FLG	1: 復位的來源是看門狗
3	NRST_FLG	1: 復位的來源是外部復位腳
2	LVD_RST_FLG	1: 復位的來源是低壓偵測復位
1	LVR_RST_FLG	1: 復位的來源是低壓復位
0	POR_RST_FLG	1: 復位的來源是外部電源復位

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

5.8 系統時鐘及時鐘來源

WT51F108S/104S 具有三種時鐘源,即 32.768 kHz ~ 24 MHz 外部石英晶體振盪器、內部 12 / 24 MHz RC 振盪器、內部 32 kHz RC 振盪器，其中可經由外部特殊暫存器 (XFR) SOURCE_CLK_SLT[1:0]及 MCU_CLK_SLT[1:0] 來選擇 MCU 時鐘源，預設值爲內部 12/24 MHz RC 振盪器且不經過除頻，此時 MCU 工作於 12/24 MHz 之頻率，詳細請參考 6.7 電源管理章節。

系統晶振表，如下所示:

主系統晶振來源	副系統晶振來源
DC ~ 24 MHz 石英晶體振盪器	32K 內部 RC 振盪器
12/24 MHz 內部 RC 振盪器	32K 內部 RC 振盪器
12/24 MHz 內部 RC 振盪器	32.768 kHz 石英晶體振盪器

當選用內部 IRC 振盪器時， 可由 **HFIRC_CLK_SLT (XFR_0x01_bit2)** 來選擇 12 MHz 或 24 MHz 爲 MCU 時鐘源

IRC 振盪器 (12M/24M) 切換程序

(a) IRC12M change to IRC24M
  (1) Set HFIRC_CLK_SLT
  (2) Move flash memory XDATA 0x0E07H-bit[6:0] to XFR_0x70 register

(b) IRC24M change to IRC12M
  (1) Clear HFIRC_CLK_SLT
  (2) Move flash memory XDATA 0x0E03H-bit[6:0] to XFR_0x70 register

系統控制暫存器 SYS_CTL (外部記憶體位址: 0x01) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	**第 2 位**	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	**讀/寫**	讀/寫	讀/寫
名稱	RST_NDF	LVD_RST_LVL_ADJ	EN_ADDR_OVL_RST	CRY_CLK_DIV2	BGP_VOL_SLT	**HFIRC_CLK_SLT**	WDT_CLK_SLT	WTMR_CLK_SLT

位元編號	位符號	說明
7	RST_NDF	1: NRST 腳位沒有數位濾波功能 0: NRST 腳位有數位濾波功能 (4 個 clock)
6	LVD_RST_LVL_ADJ	1: +0.25V 0: +0V
5	EN_ADDR_OVL_RST	1: 致能“程序計數器溢位復位” 0: 禁能“程序計數器溢位復位”
4	CRY_CLK_DIV2	1: 致能“外部石英晶體振盪器的預除器”(除以 2) 0: 禁能“外部石英晶體振盪器的預除器”
3	BGP_VOL_SLT	1: BandGap = 2.44V 0: BandGap = 1.23V
2	**HFIRC_CLK_SLT**	**1: Internal IRC oscillator = 24 MHz** 0: Internal IRC oscillator = 12 MHz
1	WDT_CLK_SLT	1: 看門狗定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器 0: 看門狗定時器使用內部 32 kHz RC 振盪器
0	WTMR_CLK_SLT	1: 實時定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器 0: 實時定時器使用內部 32 kHz RC 振盪器

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6. 增強功能

6.1 外部特殊功能暫存器 (XFR)

外部特殊功能暫存器 (XFR) 位址爲 0x00 ~ 0xFF，必須使用指令 MOVX 來進行資料存取。

以下是外部特殊暫存器功能對照表:

外部記憶體位址	說明
0000H ~ 000FH	系統暫存器及低壓偵測與復位暫存器
0010H ~ 001FH	通用 I/O 端口暫存器
0020H ~ 002FH	通用 I/O 端口暫存器及複合功能暫存器
0030H ~ 003FH	中斷致能暫存器
0040H ~ 004FH	外部中斷要求暫存器 (IRQ)
0050H ~ 005FH	脈衝寬度調製暫存器 (PWM)
0060H ~ 006FH	喚醒暫存器
0070H ~ 007FH	內部振盪校正暫存器、看門狗暫存器、實時定時器暫存器
00A0H ~ 00A7H	I^2C 串行介面暫存器
00B0H ~ 00BFH	增強型計時/計數器暫存器
00D0H ~ 00D7H	10 位元模/數轉換器暫存器
00E0H ~ 00EFH	仿真式 E^2PROM 暫存器

當發生 5.7 章節所提到的復位狀況，外部特殊功能暫存器復位後的預設值，如下表所示:

外部特殊功能暫存器復位預設值對映表

暫存器名稱	位址	復位預設值 (Hex)	參照章節
保留	-	-	
系統控制暫存器	0x01	80	5.8; 6.9; 6.14; 6.15
低壓偵測控制暫存器	0x02	A6	6.14; 6.15
復位旗標暫存器	0x03	01	5.7
ISP 時鐘源控制暫存器	0x04	00	6.7
系統時鐘源控制暫存器	0x05	A0	6.7
省電控制暫存器	0x06	50	6.7
時鐘源開關控制暫存器	0x07	A2	6.7
振盪器驅動控制暫存器	0x08	54	6.7
外部時鐘源除頻控制暫存器 1	0x09	01	6.9
外部時鐘源除頻控制暫存器 2	0x0A	76	6.9
低壓復位控制暫存器	0x0C	00	6.13
客戶代碼暫存器 1	0x0D	FF	6.17
客戶代碼暫存器 2	0x0E	FF	6.17
客戶代碼暫存器 3	0x0F	FF	6.17
通用 I/O 端口 A 輸出致能控制暫存器	0x10	00	6.2
通用 I/O 端口 B 輸出致能控制暫存器	0x11	00	6.2
通用 I/O 端口 C 輸出致能控制暫存器	0x12	00	6.2

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

暫存器名稱	位址	復位預設值 (Hex)	參照章節
通用 I/O 端口 D 輸出致能控制暫存器	0x13	00	6.2
通用 I/O 端口 A 數據暫存器	0x16	00	6.2
通用 I/O 端口 B 數據暫存器	0x17	00	6.2
通用 I/O 端口 C 數據暫存器	0x18	00	6.2
通用 I/O 端口 D 數據暫存器	0x19	00	6.2
通用 I/O 端口 A 致能內部上拉電阻暫存器	0x1C	FF	6.2
通用 I/O 端口 B 致能內部上拉電阻暫存器	0x1D	FF	6.2
通用 I/O 端口 C 致能內部上拉電阻暫存器	0x1E	FF	6.2
通用 I/O 端口 D 致能內部上拉電阻暫存器	0x1F	3F	6.2
通用 I/O 端口 A 輸出型態控制暫存器	0x22	FF	6.2
通用 I/O 端口 B 輸出型態控制暫存器	0x23	FF	6.2
通用 I/O 端口 C 輸出型態控制暫存器	0x24	FF	6.2
通用 I/O 端口 A 複合功能設定暫存器 1	0x25	00	6.2
通用 I/O 端口 A 複合功能設定暫存器 2	0x26	00	6.2
通用 I/O 端口 A 複合功能設定暫存器 3	0x27	00	6.2
通用 I/O 端口 B 複合功能設定暫存器 1	0x28	00	6.2
通用 I/O 端口 B 複合功能設定暫存器 2	0x29	00	6.2
通用 I/O 端口 B 複合功能設定暫存器 3	0x2A	00	6.2
通用 I/O 端口 C 複合功能設定暫存器 1	0x2B	00	6.2
通用 I/O 端口 C 複合功能設定暫存器 2	0x2C	00	6.2
通用 I/O 端口 C 複合功能設定暫存器 3	0x2D	00	6.2
8052 外部中斷 0 控制暫存器	0x30	00	6.3
8052 外部中斷 1 控制暫存器	0x31	00	6.3
8052 外部中斷 2 控制暫存器	0x32	00	6.3
8052 外部中斷 3 控制暫存器	0x34	00	6.3
8052 外部中斷 0(INT0)旗標暫存器	0x35	00	6.3
8052 外部中斷 1(INT1)旗標暫存器	0x36	00	6.3
8052 外部中斷 2(INT2)旗標暫存器	0x37	00	6.3
8052 外部中斷 3(INT3)旗標暫存器	0x39	00	6.3
外部中斷要求(IRQ)控制暫存器	0x41	00	6.5
外部中斷要求(IRQ)狀態暫存器	0x43	00	6.5
外部中斷要求(IRQ)清除暫存器	0x45	00	6.5
外部中斷要求(IRQ)雙向觸發暫存器	0x47	00	6.5
外部中斷要求(IRQ)觸發緣暫存器	0x49	00	6.5
PWM 控制暫存器 0	0x50	00	6.6
PWM0 週期控制高位元組暫存器	0x51	00	6.6
PWM0 週期控制低位元組暫存器	0x52	01	6.6
PWM0 佔空比控制高位元組暫存器	0x53	00	6.6
PWM0 佔空比控制低位元組暫存器	0x54	00	6.6
PWM1 週期控制高位元組暫存器	0x55	00	6.6
PWM1 週期控制低位元組暫存器	0x56	01	6.6
PWM1 佔空比控制高位元組暫存器	0x57	00	6.6

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

暫存器名稱	位址	復位預設值 (Hex)	參照章節
PWM1 佔空比控制低位元組暫存器	0x58	00	6.6
通用 I/O 端口 A 喚醒控制暫存器	0x60	00	6.7
通用 I/O 端口 B 喚醒控制暫存器	0x61	00	6.7
周邊中斷喚醒控制暫存器	0x64	00	6.7
通用 I/O 端口 A 喚醒旗標暫存器	0x65	00	6.7
通用 I/O 端口 B 喚醒旗標暫存器	0x66	00	6.7
周邊中斷喚醒旗標暫存器	0x69	00	6.7
喚醒清除暫存器	0x6A	00	6.7
內部振盪調整暫存器	0x70	40	6.8
內部振盪計數數據高位元組暫存器	0x71	00	6.8
內部振盪計數數據低位元組暫存器	0x72	00	6.8
內部振盪校正控制暫存器	0x73	00	6.8
內部振盪校正比對數據暫存器	0x74	5B	6.8
看門狗定時控制暫存器	0x78	02	6.9
實時定時器控制暫存器	0x7C	80	6.9
實時定時器速度選擇暫存器	0x7D	00	6.9
從機 I^2C 控制暫存器	0xA0	40	6.10
從機 I^2C 狀態暫存器	0xA1	00	6.10
從機 I^2C 傳送緩衝暫存器	0xA2	00	6.10
從機 I^2C 傳送及接收緩衝暫存器	0xA3	FF	6.10
從機 I^2C 位址暫存器	0xA4	00	6.10
增強型計時/計數器控制暫存器 1	0xB0	00	6.11
增強型計時/計數器控制暫存器 2	0xB1	00	6.11
增強型計時/計數器中斷暫存器	0xB2	00	6.11
增強型計時/計數器數據緩衝低位元組暫存器	0xB3	00	6.11
增強型計時/計數器數據緩衝高位元組暫存器	0xB4	80	6.11
模/數轉換器控制暫存器	0xD0	80	6.12
模/數轉換器設定控制暫存器	0xD1	40	6.12
模/數轉換器中斷控制暫存器	0xD2	00	6.12
模/數轉換器通道控制暫存器	0xD3	00	6.12
模/數轉換器電壓比較數據高位元組暫存器	0xD4	80	6.12
模/數轉換器電壓比較數據低位元組暫存器	0xD5	00	6.12
模/數轉換器轉換數據高位元組暫存器	0xD6	00	6.12
模/數轉換器轉換數據低位元組暫存器	0xD7	00	6.12
E^2PROM 致能暫存器 1	0xE0	00	6.16
E^2PROM 致能暫存器 2	0xE1	00	6.16
E^2PROM 位址低位元組暫存器	0xE2	FF	6.16
E^2PROM 位址高位元組暫存器	0xE3	07	6.16
E^2PROM 控制暫存器	0xE4	08	6.16
E^2PROM 中止暫存器	0xE6	00	6.16
E^2PROM 數據暫存器	0xE8	00	6.16

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.2 I/O 端口

6.2.1 特性

- 共 29 個可程式化 I/O，其中包含 GPIOA[7:0]、GPIOB[7:1]、GPIOC[7:0]、GPIOD[5:0]
- 某些 I/O 具有特殊功能 (如 IRQ、ADC、PWM 等)，可透過特殊暫存器進行設定

6.2.2 暫存器

WT51F108S/104S 的 I/O 相關暫存器分爲以下幾類:

- GPIOx_OE: 控制輸出/輸入暫存器，用來設定 I/O 爲輸出或輸入，當相對應的 GPIOx_OE 位元設爲 1，則此 I/O 爲輸出埠，具有 4mA 之驅動能力
- GPIOx_D: 數據暫存器，藉由此暫存器來讀取 I/O 的數據或設定 I/O 的輸出
- GPIOx_PHN: 內部上拉電阻致能暫存器，當 I/O 設定爲輸入埠時 (透過 GPIOx_OE)，此時此暫存器可以來設定 I/O 是否具有上拉電阻，當相對應的 GPIOx_PHN 位元設爲 0，則此 I/O 具有內部上拉電阻
- GPIOx_TYP: 輸出模式設定暫存器，用來設定 I/O 爲推拉式 (Push-Pull) 或開汲極 (Open Drain)

通用 I/O 端口 A 輸出致能控制暫存器 GPIOA_OE (外部記憶體位址: 0x10) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOA_OE[7:0]							

位元編號	位符號	說明
7-4	GPIOA_OE[7:4]	通用 I/O 端口 A 輸出/輸入設定 1: 輸出 0: 輸入 (預設值)
3	GPIOA_OE[3]	通用 I/O 端口 A 輸出/輸入設定 0: 輸入 (預設值) 註: 只有輸入模式
2-0	GPIOA_OE[2:0]	通用 I/O 端口 A 輸出/輸入設定 1: 輸出 0: 輸入 (預設值)

-: 未能使用。

通用 I/O 端口 B 輸出致能控制暫存器 GPIOB_OE (外部記憶體位址: 0x11) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	GPIOB_OE[7:1]							保留

位元編號	位符號	說明
7-1	GPIOB_OE[7:1]	通用 I/O 端口 B 輸出/輸入設定 1: 輸出 0: 輸入 (預設值)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
0	保留	-

-: 未能使用。

通用 I/O 端口 C 輸出致能控制暫存器 GPIOC_OE (外部記憶體位址: 0x12) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOC_OE[7:0]							

位元編號	位符號	說明
7-0	GPIOC_OE[7:0]	通用 I/O 端口 C 輸出/輸入設定 1: 輸出 0: 輸入 (預設值)

-: 未能使用。

通用 I/O 端口 D 輸出致能控制暫存器 GPIOD_OE (外部記憶體位址: 0x13) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留		GPIOD_OE[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOD_OE[5:0]	通用 I/O 端口 D 輸出/輸入設定 1: 輸出 0: 輸入 (預設值)

-: 未能使用。

通用 I/O 端口 A 數據暫存器 GPIOA_D (外部記憶體位址: 0x16) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOA_D[7:0]							

位元編號	位符號	說明
7-4	GPIOA_D[7:4]	通用 I/O 端口 A 輸出/輸入數據
3	GPIOA_D[3]	GPIA3 爲輸入腳僅有輸入數據
2-0	GPIOA_D[2:0]	通用 I/O 端口 A 輸出/輸入數據

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 B 數據暫存器 GPIOB_D (外部記憶體位址: 0x17) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	GPIOB_D[7:1]							保留

位元編號	位符號	說明
7-1	GPIOB_D[7:1]	通用 I/O 端口 B 輸出/輸入數據
0	保留	-

-: 未能使用。

通用 I/O 端口 C 數據暫存器 GPIOC_D (外部記憶體位址: 0x18) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOC_D[7:0]							

位元編號	位符號	說明
7-0	GPIOC_D[7:0]	通用 I/O 端口 C 輸出/輸入數據

-: 未能使用。

通用 I/O 端口 D 數據暫存器 GPIOD_D (外部記憶體位址: 0x19) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留		GPIOD_D[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOD_D[5:0]	通用 I/O 端口 D 輸出/輸入數據

-: 未能使用。

通用 I/O 端口 A 致能內部上拉電阻暫存器 GPIOA_PHN (外部記憶體位址: 0x1C) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOA_PHN[7:0]							

位元編號	位符號	說明
7-0	GPIOA_PHN[7:0]	致能通用 I/O 端口 A 上拉電阻設定 1: 禁能上拉電阻 (預設值) 0: 致能上拉電阻

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 B 致能內部上拉電阻暫存器 GPIOB_PHN (外部記憶體位址: 0x1D) 復位值: FFh

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	GPIOB_PHN[7:1]							保留

位元編號	位符號	說明
7-1	GPIOB_PHN[7:1]	致能通用 I/O 端口 B 上拉電阻設定 1: 禁能上拉電阻 (預設值) 0: 致能上拉電阻
0	保留	-

-: 未能使用。

通用 I/O 端口 C 致能內部上拉電阻暫存器 GPIOC_PHN (外部記憶體位址: 0x1E) 復位值: FFh

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOC_PHN[7:0]							

位元編號	位符號	說明
7-0	GPIOC_PHN[7:0]	致能通用 I/O 端口 C 上拉電阻設定 1: 禁能上拉電阻 (預設值) 0: 致能上拉電阻

-: 未能使用。

通用 I/O 端口 D 致能內部上拉電阻暫存器 GPIOD_PHN (外部記憶體位址: 0x1F) 復位值: 3Fh

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留		GPIOD_PHN[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOD_PHN[5:0]	致能通用 I/O 端口 D 上拉電阻設定 1: 禁能上拉電阻 (預設值) 0: 致能上拉電阻

-: 未能使用。

通用 I/O 端口 A 輸出型態控制暫存器 GPIOA_TYP (外部記憶體位址: 0x22) 復位值: FFh

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	GPIOA_TYP[7:4]				保留	GPIOA_TYP[2:0]		

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
3	保留	-
7-4	GPIOA_TYP[7:4]	通用 I/O 端口 A 輸出型態設定 1: 輸出型態爲推拉式 (push-pull) (預設值) 0: 輸出型態爲開汲極 (open-drain)
2-0	GPIOA_TYP[2:0]	

-: 未能使用。

通用 I/O 端口 B 輸出型態控制暫存器 GPIOB_TYP (外部記憶體位址: 0x23) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	GPIOB_TYP[7:1]							保留

位元編號	位符號	說明
7-1	GPIOB_TYP[7:1]	通用 I/O 端口 B 輸出型態設定 1: 輸出型態爲推拉式 (push-pull) (預設值) 0: 輸出型態爲開汲極 (open-drain)
0	保留	-

-: 未能使用。

通用 I/O 端口 C 輸出型態控制暫存器 GPIOC_TYP (外部記憶體位址: 0x24) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	GPIOC_TYP[7:0]							

位元編號	位符號	說明
7-0	GPIOC_TYP[7:0]	通用 I/O 端口 C 輸出型態設定 1: 輸出型態爲推拉式 (push-pull) (預設值) 0: 輸出型態爲開汲極 (open-drain)

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.2.3 端口共用

主要用來設定 I/O 使用之功能，如 I²C、PWM、ADC 等。

通用 I/O 端口 A 複合功能設定暫存器 1 GPIOA_FUN1 (外部記憶體位址: 0x25) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPA5_FUN_SLT[2:0]			保留	GPA4_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPA5_FUN_SLT[2:0]	設定 GPIOA5DH 複合功能 000: GPIO/ETMID (預設值) **(*註 1)** 001: ADC15 模擬輸入 011: B 路徑 PWM1 輸出 **101: P00 輸出/輸入 (對映至 8052 之 P0.0) (*註 2)** 註: 當 GPIOA4 設定爲 OSCO 時，GPIOA5 的複合功能將失效。
3	保留	-
2-0	GPA4_FUN_SLT[2:0]	設定 GPIOA4DH 複合功能 000: GPIO/ETMIA (預設值) **(*註 1)** 001: ADC14 模擬輸入 010: OSCO (當作外部晶體振盪器輸出腳位，會強制將 GPIOA5DH 設定爲外部晶體振盪器輸入腳位 (OSCI)，而不是 GPIO 功能 **(*註 3)** 011: B 路徑 PWM0 輸出 **101: P01 輸出/輸入 (對映至 8052 之 P0.1) (*註 2)**

-: 未能使用。

註 1: 當使用增強型計時/計數器的外部輸入腳位 **ETMID** 及 **ETMIA** 時，請把 **GPIOA5/GPIOA4** 設定爲輸入模式的 **GPIO**。

註 2: 使用 **8052 port (P0.x)** 或 **UART**，必須將對應的 **GPIOx_TYP** 設定爲開汲極；並外掛上拉電阻**(Pull-High)**。

註 3: 使用外部晶體振盪器爲 **SOURCE clock** 的設定程序:

1. **GPIOA5**、**GPIOA4** 設定爲輸入口。**(XFR 0x10 GPIOA_OE[5:4])**
2. **GPIOA5**、**GPIOA4** 禁能內部上拉電阻，如果致能上拉電阻會使振盪器輸出頻率不穩定。**(XFR 0x1C GPIOA_PHN[5:4])**
3. **GPIOA4** 設定爲 **OSCO** 晶振腳位。**(XFR 0x25 GPA4_FUN_SLT[2:0])**
4. **GPIOA5** 的複合功能設定爲 **GPIO** 功能。**(XFR 0x25 GPA5_FUN_SLT[2:0])**
5. 設定外部晶振的驅動能力。**(XFR 0x08 CRY_12M_DR[1:0])**
6. 開啓外部振盪器電源開關。**(XFR 0x07 CRY_12M_PD)**
7. 將 **SOURCE clock** 切到外部晶振源。**(XFR 0x05 SOURCE_CLK_SLT[1:0])**

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 A 複合功能設定暫存器 2 GPIOA_FUN2 (外部記憶體位址: 0x26) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPA3_FUN_SLT[2:0]			保留	GPA2_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPA3_FUN_SLT[2:0]	設定 GPIA3 複合功能 000: GPIO/ETMIB (預設值) **(註)** 001: ADC13 模擬輸入 010: 復位腳位 (NRST) 輸入
3	保留	-
2-0	GPA2_FUN_SLT[2:0]	設定 GPIOA2DH 複合功能 000: GPIO/IRQ2/ETMIC (預設值) **(註)** 001: ADC2 模擬輸入 011: C 路徑 PWM1 輸出 101: T0 輸入

-: 未能使用。

註: 當使用增強型計時/計數器的外部輸入腳位 **ETMIB** 及 **ETMIC** 時，請將 **GPIOA5/GPIOA4** 設定爲輸入模式的 **GPIO**。

通用 I/O 端口 A 複合功能設定暫存器 3 GPIOA_FUN3 (外部記憶體位址: 0x27) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPA1_FUN_SLT[2:0]			保留	GPA0_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPA1_FUN_SLT[2:0]	設定 GPIOA1DH 複合功能 000: GPIO/IRQ1 (預設值) 001: ADC1 模擬輸入或 VREF 輸入 100: RX0B，爲 UART0 的 B 路徑 RX (*註) 101: I²C SCL 輸入/輸出腳位 (*註) 註: ADC1 模擬輸入可由模/數轉換器通道控制暫存器的 EN_AD[3:0] 選擇，至於 VREF 輸入是由模/數轉換器設定控制暫存器的 ADC_VREF_SEL[1:0]選擇
3	保留	-
2-0	GPA0_FUN_SLT[2:0]	設定 GPIOA0DH 複合功能 000: GPIO/IRQ0 (預設值) 001: ADC0 模擬輸入 011: C 路徑 PWM0 輸出 100: TX0B，爲 UART0 的 B 路徑 TX (*註) 101: I²C SDA 輸入/輸出腳位 (*註)

-: 未能使用。

註: 使用 8052 port (P0.x)、I^2C 或 UART 時，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 B 複合功能設定暫存器 1 GPIOB_FUN1 (外部記憶體位址: 0x28) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPB5_FUN_SLT[2:0]			保留	GPB4_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPB5_FUN_SLT[2:0]	設定 GPIOB5 複合功能 000: GPIO/IRQ3 (預設值) 001: ADC12 模擬輸入 010: RX0A，爲 UART0 的 A 路徑 RX **(*註)** 011: A 路徑 PWM1 輸出 **101: P02 輸出/輸入 (對映至 8052 之 P0.2) (*註)**
3	保留	-
2-0	GPB4_FUN_SLT[2:0]	設定 GPIOB4 複合功能 000: GPIO (預設值) 001: ADC11 模擬輸入 010: TX0A，爲 UART0 的 A 路徑 TX **(*註)** 011: D 路徑 PWM1 輸出 101: P03 輸出/輸入 (對映至 8052 之 P0.3) **(*註)** 註: 當 GPIOB5 設定爲 RX0A 時，GPB4_FUN_SLT 會強制選擇 TX0A，其它 ADC11/PWM1D 會失效

-: 未能使用。

註: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)

通用 I/O 端口 B 複合功能設定暫存器 2 GPIOB_FUN2 (外部記憶體位址: 0x29) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPB3_FUN_SLT[2:0]			保留	GPB2_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPB3_FUN_SLT[2:0]	設定 GPIOB3 複合功能 000: GPIO (預設值) 001: ADC10 模擬輸入 011: A 路徑 PWM0 輸出
3	保留	-
2-0	GPB2_FUN_SLT[2:0]	設定 GPIOB2 複合功能 000: GPIO (預設值) 001: ADC5 模擬輸入 011: D 路徑 PWM0 輸出

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 B 複合功能設定暫存器 3 GPIOB_FUN3 (外部記憶體位址: 0x2A) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	-	-	-
名稱	保留	GPB1_FUN_SLT[2:0]			保留			

位元編號	位符號	說明
7	保留	-
6-4	GPB1_FUN_SLT[2:0]	設定 GPIOB1 複合功能 000: GPIO/IRQ4 (預設值) 001: ADC4 模擬輸入
3-0	保留	-

-: 未能使用。

通用 I/O 端口 C 複合功能設定暫存器 1 GPIOC_FUN1 (外部記憶體位址: 0x2B) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPC5_FUN_SLT[2:0]			保留	GPC4_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPC5_FUN_SLT[2:0]	設定 GPIOC5 複合功能 000: GPIO (預設值) 001: ADC9 模擬輸入
3	保留	-
2-0	GPC4_FUN_SLT[2:0]	設定 GPIOC4 複合功能 000: GPIO (預設值) 001: ADC8 模擬輸入

-: 未能使用。

通用 I/O 端口 C 複合功能設定暫存器 2 GPIOC_FUN2 (外部記憶體位址: 0x2C) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPC3_FUN_SLT[2:0]			保留	GPC2_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPC3_FUN_SLT[2:0]	設定 GPIOC3 複合功能 000: GPIO (預設值) **101: P07 輸出/輸入 (對映至 8052 之 P0.7) (*註)**
3	保留	-
2-0	GPC2_FUN_SLT[2:0]	設定 GPIOC2 複合功能 000: GPIO (預設值) 001: ADC3 **101: P06 輸出/輸入 (對映至 8052 之 P0.6) (*註)**

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

-: 未能使用。

註: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)

通用 I/O 端口 C 複合功能設定暫存器 3 GPIOC_FUN3 (外部記憶體位址: 0x2D) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPC1_FUN_SLT[2:0]			保留	GPC0_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPC1_FUN_SLT[2:0]	設定 GPIOC1 複合功能 000: GPIO/IRQ7 (預設值) 001: ADC7 模擬輸入 **101: P05 輸出/輸入 (對映至 8052 之 P0.5) (*註)**
3	保留	-
2-0	GPC0_FUN_SLT[2:0]	設定 GPIOC0 複合功能 000: GPIO/IRQ6 (預設值) 001: ADC6 模擬輸入 101: P04 輸出/輸入 (對映至 8052 之 P0.4) **(*註)**

-: 未能使用。

註: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

ADC 複合功能設定表:

ADC	暫存器設定	Shared with GPIO
ADC15	GPA5_FUN_SLT[2:0] = 001	GPIOA5
ADC14	GPA4_FUN_SLT[2:0] = 001	GPIOA4
ADC13	GPA3_FUN_SLT[2:0] = 001	GPIA3
ADC12	GPB5_FUN_SLT[2:0] = 001	GPIOB5
ADC11	GPB4_FUN_SLT[2:0] = 001	GPIOB4
ADC10	GPB3_FUN_SLT[2:0] = 001	GPIOB3
ADC9	GPC5_FUN_SLT[2:0] = 001	GPIOC5
ADC8	GPC4_FUN_SLT[2:0] = 001	GPIOC4
ADC7	GPC1_FUN_SLT[2:0] = 001	GPIOC1
ADC6	GPC0_FUN_SLT[2:0] = 001	GPIOC0
ADC5	GPB2_FUN_SLT[2:0] = 001	GPIOB2
ADC4	GPB1_FUN_SLT[2:0] = 001	GPIOB1
ADC3	GPC2_FUN_SLT[2:0] = 001	GPIOC2
ADC2	GPA2_FUN_SLT[2:0] = 001	GPIOA2
ADC1	GPA1_FUN_SLT[2:0] = 001	GPIOA1
ADC0	GPA0_FUN_SLT[2:0] = 001	GPIOA0

ADC VREF 複合功能設定表:

ADC VREF	暫存器設定	Shared with GPIO
VREF	GPA1_FUN_SLT[2:0] = 001	GPIOA1

石英晶體振盪器複合功能設定表:

CLKIO	暫存器設定	Shared with GPIO
OSCO	GPA4_FUN_SLT[2:0] = 010	GPIOA4
OSCI	GPA4_FUN_SLT[2:0] = 010	GPIOA5

UART 複合功能設定表:

UART	暫存器設定	Shared with GPIO
RX0A	GPB5_FUN_SLT[2:0] = 010	GPIOB5
TX0A	GPB4_FUN_SLT[2:0] = 010	GPIOB4
RX0B	GPA1_FUN_SLT[2:0] = 100	GPIOA1
TX0B	GPA0_FUN_SLT[2:0] = 100	GPIOA0

註 1: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

I²C 複合功能設定表:

I²C	暫存器設定	Shared with GPIO
SDA	GPA0_FUN_SLT[2:0] = 101	GPIOA0
SCL	GPA1_FUN_SLT[2:0] = 101	GPIOA1

Timer0 腳位設定表:

Timer0	暫存器設定	Shared with GPIO
T0	GPA2_FUN_SLT[2:0] = 101	GPIOA2

PWM0 複合功能設定表:

PWM0	暫存器設定	Shared with GPIO
PWM0A	GPB3_FUN_SLT[2:0] = 011	GPIOB3
PWM0B	GPA4_FUN_SLT[1:0] = 011	GPIOA4
PWM0C	GPA0_FUN_SLT[1:0] = 011	GPIOA0
PWM0D	GPB2_FUN_SLT[1:0] = 011	GPIOB2

PWM1 複合功能設定表:

PWM1	暫存器設定	Shared with GPIO
PWM1A	GPB5_FUN_SLT[2:0] = 011	GPIOB5
PWM1B	GPA5_FUN_SLT[2:0] = 011	GPIOA5
PWM1C	GPA2_FUN_SLT[1:0] = 011	GPIOA2
PWM1D	GPB4_FUN_SLT[2:0] = 011	GPIOB4

8052 Port 0 複合功能設定表:

8052 Port 0.x	暫存器設定	Shared with GPIO
P0.0	GPA5_FUN_SLT[2:0] = 101	GPIOA5
P0.1	GPA4_FUN_SLT[2:0] = 101	GPIOA4
P0.2	GPB5_FUN_SLT[2:0] = 101	GPIOB5
P0.3	GPB4_FUN_SLT[2:0] = 101	GPIOB4
P0.4	GPC0_FUN_SLT[2:0] = 101	GPIOC0
P0.5	GPC1_FUN_SLT[2:0] = 101	GPIOC1
P0.6	GPC2_FUN_SLT[2:0] = 101	GPIOC2
P0.7	GPC3_FUN_SLT[2:0] = 101	GPIOC3

註 1: 使用 8052 port (P0.x) 或 UART，必須將對應的 GPIOx_TYP 設定爲開汲極；並外掛上拉電阻(Pull-High)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.3 中斷

WT51F108S/104S 提供八個 8052 向量中斷源，即 8052 外部中斷 INT0、8052 外部中斷 INT1、計時/計數器中斷 TF0、計時/計數器中斷 TF1、計時/計數器中斷 TF2、串行口中斷 (RI0/TI0)、8052 外部中斷 INT2、8052 外部中斷 INT3。

每個中斷源都在特殊暫存器 (SFR) 中有自已的致能控制位元，透過特殊暫存器 IE0 及 XICON 選擇致能或禁能。

當中斷發生時，CPU 將會由主程序跳至中斷程序向量，如下表所示，一旦多個中斷同時發生，就從較高優先等級的中斷先執行，再由 RETI 指令返回主程序。倘若有中斷旗標位元被設定，處理器將再進入中斷處理程式。

8052 的八個中斷向量表與優先權順序:

Keil C 中斷函數編號	中斷源	中斷向量位址	優先權順序 (初始設定值)	開啓中斷設定
0	8052 外部中斷 0	03H	1	IE.0 (EX0)
1	計時/計數器 0 中斷	0BH	2	IE.1 (ET0)
2	8052 外部中斷 1	13H	3	IE.2 (EX1)
4	串行口 0 中斷 (UART0)	23H	5	IE.4 (ES)
7	8052 外部中斷 2	3BH	7	XICON.2 (EX2)
8	8052 外部中斷 3	43H	8	XICON.6 (EX3)

中斷致能暫存器 0

IE (8052 interrupt enable register，包括 INT0/INT1) Address: A8H **復位值: 00h**

7	6	5	4	3	2	1	0
EA	-	-	ES	-	EX1	ET0	EX0

位元編號	位符號	說明
7	EA	1: 致能所有中斷功能 0: 禁能所有中斷功能
6	-	必須爲 0
5	-	必須爲 0
4	ES	1: 致能串行口 0 中斷 0: 禁能串行口 0 中斷
3	-	必須爲 0
2	EX1	1: 致能 8052 外部中斷 1 中斷 0: 禁能 8052 外部中斷 1 中斷
1	ET0	1: 致能計時/計數器 0 中斷 0: 禁能計時/計數器 0 中斷
0	EX0	1: 致能 8052 外部中斷 0 中斷 0: 禁能 8052 外部中斷 0 中斷

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

中斷致能暫存器 1

XICON (8052 interrupt enable register，包括 INT2/INT3)) Address: C0H 復位值: 00h

7	6	5	4	3	2	1	0
PX3	EX3	IE3	-	PX2	EX2	IE2	-

位元編號	位符號	說明
7	PX3	定義外部中斷 3 之中斷優先權 1: INT3 具有高優先權 0: INT3 不具有高優先權
6	EX3	1: 致能外部中斷 3 中斷 0: 禁能外部中斷 3 中斷
5	IE3	當 CPU 偵測到外部中斷 3 中斷時，IE3 會由硬體自動清爲 0 1: 有外部中斷 3 請求 0: 無外部中斷 3 請求
4	保留	-
3	PX2	定義外部中斷 2 之中斷優先權 1: INT2 具有高優先權 0: INT2 不具有高優先權
2	EX2	1: 致能外部中斷 2 中斷 0: 禁能外部中斷 2 中斷
1	IE2	當 CPU 偵測到外部中斷 2 中斷時，IE2 會由硬體自動清爲 0 1: 有外部中斷 2 請求 0: 無外部中斷 2 請求
0	保留	-

-: 未能使用。

中斷優先權暫存器

IP (8052 interrupt priority register) Address: B8H 復位值: 00h

7	6	5	4	3	2	1	0
-	-	-	PS	-	PX1	PT0	PX0

位元編號	位符號	說明
7	Reserved	-
6	-	必須爲 0
5	-	必須爲 0
4	PS	定義串行口 0 之中斷優先權 1: 具有高優先權 0: 具有低優先權
3	-	必須爲 0
2	PX1	定義外部中斷 1 之中斷優先權 1: 具有高優先權 0: 具有低優先權

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
1	PT0	定義計時/計數器 0 之中斷優先權 1: 具有高優先權 0: 具有低優先權
0	PX0	定義外部中斷 0 之中斷優先權 1: 具有高優先權 0: 具有低優先權

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

如下圖所示，若都沒有在中斷優先權暫存器 (IP) 裡設定優先等級，則中斷的優先等級為「**INT0 > T0 > INT1 > UART0 > INT2 > INT3**」；



若將其中任一個中斷設為高優先等級，例如讓 PT1 = 1，則中斷的優先等級變為「**INT1 > INT0 > T0 > UART0 > INT2 > INT3**」；



若讓 PT1 = 0、PX1 = 1，則中斷的優先等級變為「**T0 > INT1 > INT0 > UART0 > INT2 > INT3**」，以此類推。如下圖所示，2 個相同優先等級下，程式執行的流程:



中斷副程式(二)之優先等級和中斷副程式(一)之優先等級相同

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.3.1 8052 外部中斷 0/1/2

WT51F108S/104S 從 8052 的外部中斷 0/1/2 衍生成 6 個周邊中斷如下:

1. I²C 中斷
2. ADC 中斷
3 低壓偵測 (LVD) 中斷
4. 實時定時器中斷
5. 增強型計時/計數器中斷
6. 通用 I/O 端口輸入觸發中斷

下圖爲 8052 外部中斷 0/1/2 的中斷來源示意圖:



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.3.2 8052 外部中斷 3

WT51F108S/104S 共有 8 根外部中斷要求輸入腳位，使用 8052 外部中斷向量 3 來產生中斷，示意圖如下圖所示(詳細請參考 6.5 章節)。



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8052 外部中斷 0 控制暫存器 IE0_CTL (外部記憶體位址: 0x30) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留	IE0_SI²C	IE0_ADC	保留	IE0_LVD	IE0_WTMR	IE0_ETIMER	IE0_IN_TOG

位元編號	位符號	說明
7	保留	需設爲 0
6	IE0_SI²C	1: 致能 Slave I²C 中斷由 INT0 產生 0: 禁能 Slave I²C 中斷由 INT0 產生
5	IE0_ADC	1: 致能 ADC 中斷由 INT0 產生 0: 禁能 ADC 中斷由 INT0 產生
4	保留	需設爲 0
3	IE0_LVD	1: 致能 LVD 中斷由 INT0 產生 0: 禁能 LVD 中斷由 INT0 產生
2	IE0_WTMR	1: 致能 Watch Timer 中斷由 INT0 產生 0: 禁能 Watch Timer 中斷由 INT0 產生
1	IE0_ETIMER	1: 致能 Enhanced Timer 中斷由 INT0 產生 0: 禁能 Enhanced Timer 中斷由 INT0 產生
0	IE0_IN_TOG	1: 致能 All-Input Toggle 中斷由 INT0 產生 0: 禁能 All-Input Toggle 中斷由 INT0 產生

8052 外部中斷 1 控制暫存器 IE1_CTL (外部記憶體位址: 0x31) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留	IE1_SI²C	IE1_ADC	保留	IE1_LVD	IE1_WTMR	IE1_ETIMER	IE1_IN_TOG

位元編號	位符號	說明
7	保留	需設爲 0
6	IE1_SI²C	1: 致能 Slave I²C 中斷由 INT1 產生 0: 禁能 Slave I²C 中斷由 INT1 產生
5	IE1_ADC	1: 致能 ADC 中斷由 INT1 產生 0: 禁能 ADC 中斷由 INT1 產生
4	保留	需設爲 0
3	IE1_LVD	1: 致能 LVD 中斷由 INT1 產生 0: 禁能 LVD 中斷由 INT1 產生
2	IE1_WTMR	1: 致能 Watch Timer 中斷由 INT1 產生 0: 禁能 Watch Timer 中斷由 INT1 產生
1	IE1_ETIMER	1: 致能 Enhanced Timer 中斷由 INT1 產生 0: 禁能 Enhanced Timer 中斷由 INT1 產生
0	IE1_IN_TOG	1: 致能 All-Input Toggle 中斷由 INT1 產生 0: 禁能 All-Input Toggle 中斷由 INT1 產生

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8052 外部中斷 2 控制暫存器 IE2_CTL (外部記憶體位址: 0x32) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留	IE2_SI²C	IE2_ADC	保留	IE2_LVD	IE2_WTMR	IE2_ETIMER	IE2_IN_TOG

位元編號	位符號	說明
7	保留	需設爲 0
6	IE2_SI²C	1: 致能 Slave I²C 中斷由 INT2 產生 0: 禁能 Slave I²C 中斷由 INT2 產生
5	IE2_ADC	1: 致能 ADC 中斷由 INT2 產生 0: 禁能 ADC 中斷由 INT2 產生
4	保留	需設爲 0
3	IE2_LVD	1: 致能 LVD 中斷由 INT2 產生 0: 禁能 LVD 中斷由 INT2 產生
2	IE2_WTMR	1: 致能 Watch Timer 中斷由 INT2 產生 0: 禁能 Watch Timer 中斷由 INT2 產生
1	IE2_ETIMER	1: 致能 Enhanced Timer 中斷由 INT2 產生 0: 禁能 Enhanced Timer 中斷由 INT2 產生
0	IE2_IN_TOG	1: 致能 All-Input Toggle 中斷由 INT2 產生 0: 禁能 All-Input Toggle 中斷由 INT2 產生

8052 外部中斷 3 控制暫存器 INT3_IRQ[7:0] (外部記憶體位址: 0x34) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	IE3_IRQ[7:0]							

位元編號	位符號	說明
7	IE3_IRQ7	1: 致能 IRQ7 中斷由 INT3 產生 0: 禁能 IRQ7 中斷由 INT3 產生
6	IE3_IRQ6	1: 致能 IRQ6 中斷由 INT3 產生 0: 禁能 IRQ6 中斷由 INT3 產生
5	IE3_IRQ5	1: 致能 IRQ5 中斷由 INT3 產生 0: 禁能 IRQ5 中斷由 INT3 產生
4	IE3_IRQ4	1: 致能 IRQ4 中斷由 INT3 產生 0: 禁能 IRQ4 中斷由 INT3 產生
3	IE3_IRQ3	1: 致能 IRQ3 中斷由 INT3 產生 0: 禁能 IRQ3 中斷由 INT3 產生
2	IE3_IRQ2	1: 致能 IRQ2 中斷由 INT3 產生 0: 禁能 IRQ2 中斷由 INT3 產生
1	IE3_IRQ1	1: 致能 IRQ1 中斷由 INT3 產生 0: 禁能 IRQ1 中斷由 INT3 產生
0	IE3_IRQ0	1: 致能 IRQ0 中斷由 INT3 產生 0: 禁能 IRQ0 中斷由 INT3 產生

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8052 外部中斷 0(INT0)旗標暫存器 IF0_FLAG (外部記憶體位址: 0x35) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀	讀	-	讀	讀	讀	讀
名稱	保留	IF0_SI²C	IF0_ADC	保留	IF0_LVD	IF0_WTMR	IF0_ETIMER	IF0_IN_TOG

位元編號	位符號	說明
7	保留	
6	IF0_SI²C	1: Slave I²C 中斷事件旗標，Slave I²C 中斷清除，請參考 6.10 章節 0xA0
5	IF0_ADC	1: ADC 中斷事件旗標，ADC 轉換後自動清除
4	保留	
3	IF0_LVD	1: LVD 中斷事件旗標，LVD 中斷清除，請參考 6.16 章節 0x03
2	IF0_WTMR	1: Watch Timer 中斷事件旗標，Watch Timer 中斷清除，請參考 6.9 章節 0x7C
1	IF0_ETIMER	1: Enhanced Timer 中斷事件旗標，Enhanced Timer 中斷清除，請參考 6.11 章節 0xB2
0	IF0_IN_TOG	1: All-Input Toggle 中斷事件旗標，Input Toggle 中斷清除，請參考 6.7 章節 0x6A

8052 外部中斷 1(INT1)旗標暫存器 IF1_FLAG (外部記憶體位址: 0x36) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀	讀	-	讀	讀	讀	讀
名稱	保留	IF1_SI²C	IF1_ADC	保留	IF1_LVD	IF1_WTMR	IF1_ETIMER	IF1_IN_TOG

位元編號	位符號	說明
7	保留	
6	IF1_SI²C	1: Slave I²C 中斷事件旗標，Slave I²C 中斷清除，請參考 6.10 章節 0xA0
5	IF1_ADC	1: ADC 中斷事件旗標，ADC 轉換後自動清除
4	保留	
3	IF1_LVD	1: LVD 中斷事件旗標，LVD 中斷清除，請參考 6.16 章節 0x03
2	IF1_WTMR	1: Watch Timer 中斷事件旗標，Watch Timer 中斷清除，請參考 6.9 章節 0x7C
1	IF1_ETIMER	1: Enhanced Timer 中斷事件旗標，Enhanced Timer 中斷清除，請參考 6.11 章節 0xB2
0	IF1_IN_TOG	1: All-Input Toggle 中斷事件旗標，Input Toggle 中斷清除，請參考 6.7 章節 0x6A

8052 外部中斷 2(INT2)旗標暫存器 IF2_FLAG (外部記憶體位址: 0x37) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀	讀	-	讀	讀	讀	讀
名稱	保留	IF2_SI²C	IF2_ADC	保留	IF2_LVD	IF2_WTMR	IF2_ETIMER	IF2_IN_TOG

位元編號	位符號	說明
7	保留	
6	IF2_SI²C	1: Slave I²C 中斷事件旗標，Slave I²C 中斷清除，請參考 6.10 章節 0xA0
5	IF2_ADC	1: ADC 中斷事件旗標，ADC 轉換後自動清除
4	保留	
3	IF2_LVD	1: LVD 中斷事件旗標，LVD 中斷清除，請參考 6.16 章節 0x03

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
2	IF2_WTMR	1: Watch Timer 中斷事件旗標，Watch Timer 中斷清除，請參考 6.9 章節 0x7C
1	IF2_ETIMER	1: Enhanced Timer 中斷事件旗標，Enhanced Timer 中斷清除，請參考 6.11 章節 0xB2
0	IF2_IN_TOG	1: All-Input Toggle 中斷事件旗標，Input Toggle 中斷清除，請參考 6.7 章節 0x6A

8052 外部中斷 3(INT3)旗標暫存器 IF3_IRQ[7:0] (外部記憶體位址: 0x39) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	IF3_IRQ[7:0]							

位元編號	位符號	說明
7	IF3_IRQ7	1: IRQ7 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
6	IF3_IRQ6	1: IRQ6 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
5	IF3_IRQ5	1: IRQ5 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
4	IF3_IRQ4	1: IRQ4 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
3	IF3_IRQ3	1: IRQ3 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
2	IF3_IRQ2	1: IRQ2 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
1	IF3_IRQ1	1: IRQ1 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45
0	IF3_IRQ0	1: IRQ0 中斷事件旗標，IRQ 中斷清除，請參考 6.5 章節 0x45

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.4 通用異步收發器 (UART)

WT51F108S/104S 有一個通用異步接收/傳輸器，即 UART0。

作爲標準 8052 的 UART，其傳輸速率可通過 SFR 中的串行傳輸速率暫存器來選擇。

特殊功能暫存器 SBUF0 在接收跟傳輸時，是對映到兩個單獨暫存器，即一個傳輸緩衝區和一個接收緩衝區。

傳送數據: 寫入數據到 SBUF0 暫存器並設定這些數據在串行輸出緩衝區，並開始傳輸。

讀取數據: 讀取 SBUF0 暫存器的數據及從串行接收緩衝區讀取數據，串行口可同時傳輸和接收數據，它也可在接收時緩存 1 位元組，如 CPU 在第一個位元組傳輸完成之前讀取第二個位元組，以防接收數據丟失。

通用異步收發器之相關暫存器:

特殊暫存器名稱	位址	說明
PCON	87H	8052 power control register
SCON0	98H	Serial Port 0, Control Register
SBUF0	99H	Serial Port 0, Data Buffer
SBRG0H	9AH	Serial Baud rate Generator 0, high byte
SBRG0L	9BH	Serial Baud rate Generator 0, low byte

UART0 相關暫存器

PCON (Power control register) Address: 87H

7	6	5	4	3	2	1	0
SMOD1	-	-	-	-	-	-	-

SMOD1: 串行口 0 (UART0) 雙倍傳輸速率位元。

-: 未能使用。

SBUF0 (8052 UART0 buffer) Address: 99H

7	6	5	4	3	2	1	0
SBUF0.7	SBUF0.6	SBUF0.5	SBUF0.4	SBUF0.3	SBUF0.2	SBUF0.1	SBUF0.0

UART0 之串行數據緩衝區，用來存收從 UART0 所接收到的數據或等待傳送之數據。

SBRG0H: Address: 9Ah

7	6	5	4	3	2	1	0
SBRG_EN	BRG_M[10]	BRG_M[9]	BRG_M[8]	BRG_M[7]	BRG_M[6]	BRG_M[5]	BRG_M[4]

用來規劃 UART0 之傳輸速率，與 SBRG0L 搭配使用。

SBRG0L: Address: 9Bh

7	6	5	4	3	2	1	0
BRG_M[3]	BRG_M[2]	BRG_M[1]	BRG_M[0]	BRG_F[3]	BRG_F[2]	BRG_F[1]	BRG_F[0]

用來規劃 UART0 之傳輸速率，與 SBRG0H 搭配使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

SCON0 (8052 UART0 control register) Address: 98H

7	6	5	4	3	2	1	0
SM0_1	SM0_2	SM0_3	REN_0	TB8_0	RB8_0	TI_0	RI_0

位元編號	位符號	說明
7-6	SM0_1, SM0_2	串行口 0 模式選擇 00: 模式 0 01: 模式 1 10: 模式 2 11: 模式 3
5	SM0_3	多處理機通信致能位元 模式 0 時，SM0_3 必須爲 0; 此時將禁能多重處理器通訊功能。 模式 1、模式 2 或模式 3 時，若 SM0_3 = 1，將可執行多重處理器通訊功能。
4	REN_0	本位元爲串行接收致能位元，須由軟體清除禁止接收 REN_0 = 1，開始接收。 REN_0 = 0，停止接收
3	TB8_0	模式 2 或模式 3 傳送資料時，本位元爲第 9 傳送位元，可用軟體來設定或清除。
2	RB8_0	模式 0 時，本位元無作用。 模式 1 時，若 SM0_3 = 0，則本位元爲停止位元。 模式 2 或模式 3 接收資料時，本位元爲第 9 個接收位元。
1	TI_0	本位元爲傳送中斷旗標，當中斷結束時，本位元並不會恢復爲 0，必須由軟體清除。 模式 0 時，若完成傳送第 8 位元，則本位元自動設定爲 1，並提出 TI_0 中斷。 模式 1、模式 2 或模式 3 時，若完成傳送停止位元，則本位元自動設定爲 1，並提出 TI_0 中斷。
0	RI_0	本位元爲接收中斷旗標，當中斷結束時，本位元並不會恢復爲 0，必須由軟體清除。 模式 0 時，若完成接收第 8 位元，則本位元自動設定爲 1，並提出 RI_0 中斷。 模式 1、模式 2 或模式 3 時，若完成接收到停止位元，則本位元自動設定爲 1，並提出 RI_0 中斷。

串行介面 **0** 由以下 **4** 種模式可以設定

SM0_1	**SM0_2**	模式	功能	傳輸速率
0	0	0	移位暫存器	Fosc/12
0	1	1	8 位元之 UART	軟體規劃
1	0	2	8 位元之 UART	Fosc/32 或 Fosc/64
1	1	3	9 位元之 UART	軟體規劃

***Fosc = MCU clock**

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

模式 0 (Mode 0)

模式 0 是以固定鮑率之移位式資料傳輸，其鮑率爲系統時鐘源的十二分之一 (即 *fOSC*/12)，若在 12 MHz 下，則其鮑率爲 1Mbps。在此模式下，不管是接收數據還是數據傳送，**CPU** 的 **Rx0** 連接串行資料線，**Tx0** 連接移位脈波線。執行數據接收時，由 Tx0 接腳送出移位脈波，而由 Rx0 接腳收下串行資料; 執行數據傳送時，也是依據 Tx0 接腳所送出的移位脈波，而由 Rx0 接腳送出串行資料。



模式 1 (Mode 1)

模式 1 是以可變的鮑率進行串行數據傳輸，其鮑率可由 Timer 1 來控制 (若是支援 UART1 還可使用 Timer 2 控制鮑率)，WT51F108S/104S 不支援用 Timer 1 來控制鮑率。

在此模式下，WT51F108S/104S 的 Rx0 接腳連接目的地的 TxD 接腳、WT51F108S/104S 的 Tx0 接腳連接目的地的 RxD 接腳。

模式 1 的資料長度爲 10 位元，包括起始位元 (start bit)、8 個位元的資料，以及停止位元 (stop bit)，其中第一個位元就是低準位的起始位元 (start bit = 0)，緊接著是由 bit 0 (即 LSB) 開始的 8 位元資料，而接續於 bit 7 (MSB) 之後的是高準位的停止位元 (stop bit = 1)。



模式 2 (Mode 2)

模式 2 是以 *fOSC*/32 (SMOD = 1) 或 *fOSC*/64 (SMOD = 0) 的鮑率進行串行數據傳輸，而其線路的連接，也是 WT51F108S/104S 的 Rx0 接腳連接目的地的 TxD 接腳、WT51F108S/104S 的 Tx0 接腳連接目的地的 RxD 接腳。模式 2 的資料是由 11 位元所組成，包括起始位元 (start bit)、8 個位元的資料、同位位元 (parity bit)，以及停止位元 (stop bit)，其中第一個位元就是低準位的起始位元，緊接著是由 bit 0 (即 LSB) 開始的 8 位元資料，而接續於 bit 7 之後的是同位位元，最後則是高準位的停止位元。

在傳送中，SCON0 中的 TB8_0 輸出第九位; 在接收中，SCON0 中的 RB8_0 將被影響。



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

模式 3 (Mode 3)

模式 3 是以可變的鮑率進行串行數據傳輸，其鮑率可由 Timer 1 來控制 (若是支援 UART1 還可使用 Timer 2 控制鮑率)。除此之外，模式 3 與模式 2 幾乎完全一樣。

UART0 之串行傳輸速率表:

SBRG_EN (SBRG0H.7)	SMOD1 (PCON.7)	Baud Rate for UART0
0	0	$\frac{1}{32}\times\frac{f_{osc}}{12\times(256-TH1)}$
0	1	$\frac{1}{16}\times\frac{f_{osc}}{12\times(256-TH1)}$
1	0	$\frac{f_{osc}}{32*(BRG_M[10:0]+\frac{BRG_F[3:0]}{16})}$
1	1	$\frac{f_{osc}}{16*(BRG_M[10:0]+\frac{BRG_F[3:0]}{16})}$

當 SBRG_EN (SBRG0H.7) = 1 且 SMOD1(PCON.7) = 1

$$\text{UART0 之鮑率} = \frac{f_{osc}}{16*(BRG_M[10:0]+\frac{BRG_F[3:0]}{16})}$$

傳輸速率支援表:

	12 MHz				
Bits/sec	**Baud Rate Register**	**BRG_M**	**BRG_F**	**Actual**	**Error**
600	1250	1250	0	600	0.0%
1200	625	625	0	1200	0.0%
2400	312.5	312	8	2400	0.0%
4800	156.25	156	4	4800	0.0%
9600	78.125	78	2	9600	0.0%
14400	52.083	52	1	14405	0.04%
19200	39.0625	39	1	19200	0.0%
38400	19.531	19	8	38461	0.16%
57600	13	13	0	57692	0.16%

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

	12 MHz				
Bits/sec	**Baud Rate Register**	**BRG_M**	**BRG_F**	**Actual**	**Error**
115200	6.5	6	8	115384	0.16%
230400	3.25	3	4	230769	0.16%

在 WT51F108S/104S 的 UART，可以選擇切換不同的 GPIO，減少某些功能重複使用到相同的 GPIO。

UART	暫存器設定	Shared with GPIO
RX0A	GPB5_FUN_SLT[2:0] = 010	GPIOB5
TX0A	GPB4_FUN_SLT[2:0] = 010	GPIOB4
RX0B	GPA1_FUN_SLT[2:0] = 100	GPIOA1
TX0B	GPA0_FUN_SLT[2:0] = 100	GPIOA0

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.5 外部中斷要求 (IRQ)

- 支援 8 個輸入中斷，並內建數位濾波器 (數位濾波器的晶振來源爲內部晶振 12 MHz)
- 支援單邊正緣、負緣觸發、正負緣同時觸發
- 可以與 PWM 功能搭配，應用在馬達轉速的控制，請參考下表

外部中斷要求(IRQ) 與 PWM0 對映表:

外部中斷要求(IRQ)腳位	PWM0	輸出腳位
IRQ0	C 路徑	GPIOA0
IRQ5	D 路徑	GPIOB2

外部中斷要求(IRQ)與 PWM1 對映表:

外部中斷要求(IRQ)腳位	PWM1	輸出腳位
IRQ3	A 路徑	GPIOB5
IRQ2	C 路徑	GPIOA2

單邊觸發:



正負緣同時觸發:

外部中斷要求(IRQ)控制暫存器 EN_IRQ[7:0] (外部記憶體位址: 0x41) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	EN_IRQ[7:0]							

位元編號	位符號	說明
7-0	EN_IRQ[7:0]	外部中斷要求致能設定，每個位元對應至相關的 IRQ 腳位 1: 致能相對應腳位之外部中斷要求 0: 禁能相對應腳位之外部中斷要求

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

外部中斷要求(IRQ)狀態暫存器 EVT_IRQ[7:0] (外部記憶體位址: 0x43) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	EVT_IRQ[7:0]							

位元編號	位符號	說明
7-0	EVT_IRQ[7:0]	外部中斷要求狀態，每個位元對應至相關的 IRQ 狀態 1: 相對應之腳位發生中斷觸發 0: 相對應之腳位未發生中斷觸發

外部中斷要求(IRQ)清除暫存器 CLR_IRQ[7:0] (外部記憶體位址: 0x45) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	寫	寫	寫	寫	寫	寫	寫	寫
名稱	CLR_IRQ[7:0]							

位元編號	位符號	說明
7-0	CLR_IRQ[7:0]	外部中斷要求清除 1: 相對應位元寫 1 可清除此中斷狀態 0: 未動作

外部中斷要求(IRQ)雙向觸發暫存器 IRQ_CHG[7:0] (外部記憶體位址: 0x47) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	IRQ_CHG[7:0]							

位元編號	位符號	說明
7-0	IRQ_CHG[7:0]	外部中斷要求觸發設定 1: 雙邊觸發 0: 單邊觸發 (根據 IRQ_EDGE[7:0]設定正緣或負緣觸發)

外部中斷要求(IRQ)觸發緣暫存器 IRQ_EDGE[7:0] (外部記憶體位址: 0x49) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	IRQ_EDGE[7:0]							

位元編號	位符號	說明
7-0	IRQ_EDGE[7:0]	外部中斷要求觸發緣設定 1: 負緣觸發 0: 正緣觸發

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.6 脈衝寬度調製 (PWM)

WT51F108S/104S 提供 2 組 16 位精度的脈衝寬度調製模組，可以產生週期和佔空比。

- 輸出頻率共有 65535 階; 頻率範圍: 6 MHz ~ 183.1 Hz (工作於 IRC 12 MHz)
- Duty、Period 和 Source clock 彼此間有密切的關係，關係如下:

$$\text{Source clock} = 2^{\text{Duty resolution}} \times \text{Period}$$

舉例: Source clock 是 IRC 12 MHz，若 Duty 設為 10-bit 解析度，則 Period 的範圍會在 11.7 kHz 以內

- 輸出型態: 推拉輸出 (push pull) 或開汲輸出 (open drain)，可透過暫存器 GPIOx_TYP[x] (請參考下表對映的腳位) 來設定
- 脈衝寬度輸出可觸發外部中斷要求 (IRQ) 來產生中斷，來計算 PWM 輸出數目，以達到馬達控制的應用
- PWM0 及 PWM1 可透過複合功能設定暫存器選擇不同腳位輸出，減少佔用腳位問題

PWM0 可透過通用 I/O 端口 x 複合功能設定暫存器選擇以下腳位，其中一支腳位輸出。

PWM0	輸出腳位	外部中斷要求(IRQ)腳位	通用 I/O 端口 x 複合功能設定暫存器
A 路徑	GPIOB3	-	GPB3_FUN_SLT[2:0] = 011
B 路徑	GPIOA4	-	GPA4_FUN_SLT[2:0] = 011
C 路徑	GPIOA0	IRQ0	GPA0_FUN_SLT[2:0] = 011
D 路徑	GPIOB2	IRQ5	GPB2_FUN_SLT[2:0] = 011

PWM1 可透過通用 I/O 端口 x 複合功能設定暫存器選擇以下腳位，其中一支腳位輸出。

PWM1	輸出腳位	外部中斷要求(IRQ)腳位	通用 I/O 端口 x 複合功能設定暫存器
A 路徑	GPIOB5	IRQ3	GPB5_FUN_SLT[2:0] = 011
B 路徑	GPIOA5	-	GPA5_FUN_SLT[2:0] = 011
C 路徑	GPIOA2	IRQ2	GPA2_FUN_SLT[2:0] = 011
D 路徑	GPIOB4	-	GPB4_FUN_SLT[2:0] = 011

舉例: 設計 PWM0 輸出五個脈衝，可利用 GPIOB3/IRQ10 的正緣觸發中斷，來計數五次後，再把 PWM 關閉，另外也可以計算 PWM 的 period。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。



PWM 控制暫存器 0 PWM_CTL0 (外部記憶體位址: 0x50) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留		PWM_PLRTY[1:0]		保留	LBYTE_UPD_EN	PWM_EN[1:0]	

位元編號	位符號	說明
7-6	保留	-
5-4	PWM_PLRTY[1:0]	Bit 5: 1: PWM1 負緣輸出 0: PWM1 正緣輸出 Bit 4: 1: PWM0 負緣輸出 0: PWM0 正緣輸出
3	保留	-
2	LBYTE_UPD_EN	1: 致能寫入 PWM 週期或占空比控制低位元組暫存器時更新 PWM 輸出 0: 禁能寫入 PWM 週期或占空比控制低位元組暫存器時更新 PWM 輸出
1	PWM_EN[1:0]	1: 致能 PWM1 功能 0: 禁能 PWM1 功能
0		1: 致能 PWM0 功能 0: 禁能 PWM0 功能

-: 未能使用。

PWM0 週期控制高位元組暫存器 PWM0_PRD[15:8] (外部記憶體位址: 0x51) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM0_PRD[15:8]							

位元編號	位符號	說明
7-0	PWM0_PRD[15:8]	PWM0_PRD[15:8]是設定 PWM0 的輸出週期，搭配 PWM0_PRD[7:0]組成 16 位元的週期調整值。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		PWM0 週期: 時鐘源/ (PWM0_PRD[15:0]+1)，時鐘源: 12/24 MHz IRC，DC ~ 24 MHz 石英晶體振盪器，32 kHz IRC 和 32.768 kHz 石英晶體振盪器。

PWM0 週期控制低位元組暫存器 PWM0_PRD[7:0] (外部記憶體位址: 0x52) **復位值: 01h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM0_PRD[7:0]							

位元編號	位符號	說明
7-0	PWM0_PRD[7:0]	PWM0_PRD[7:0]是設定 PWM0 的輸出週期，搭配 PWM0_PRD[15:8]組成 16 位元的週期調整值。 PWM0 週期: 時鐘源/ (PWM0_PRD[15:0]+1)，時鐘源: 12/24 MHz IRC，DC ~ 24 MHz 石英晶體振盪器，32 kHz IRC 和 32.768 kHz 石英晶體振盪器。

PWM0 佔空比控制高位元組暫存器 PWM0_DUTY[15:8] (外部記憶體位址: 0x53) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM0_DUTY[15:8]							

位元編號	位符號	說明
7-0	PWM0_DUTY[15:8]	設定 PWM0 的佔空比輸出 PWM0_DUTY[15:8]是設定 PWM0 的佔空比，搭配 PWM0_DUTY[7:0]組成 16 位元的佔空比調整值。

註: 佔空比輸出的最大設定必須是合理的值。

PWM0 佔空比控制低位元組暫存器 PWM0_DUTY[7:0] (外部記憶體位址: 0x54) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM0_DUTY[7:0]							

位元編號	位符號	說明
7-0	PWM0_DUTY[7:0]	設定 PWM0 的佔空比輸出 PWM0_DUTY[7:0]是設定 PWM0 的佔空比，搭配 PWM0_DUTY[15:8]組成 16 位元的佔空比調整值。

註: 佔空比輸出的最大設定必須是合理的值。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

PWM1 週期控制高位元組暫存器 PWM1_PRD[15:8] (外部記憶體位址: 0x55) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM1_PRD[15:8]							

位元編號	位符號	說明
7-0	PWM1_PRD[15:8]	PWM1_PRD[15:0]是設定 PWM1 的輸出週期，搭配 PWM1_PRD[7:0]組成 16 位元的週期調整值。 PWM1 週期: 時鐘源/ (PWM1_PRD[15:0]+1)，時鐘源: 12/24 MHz IRC，DC ~ 24 MHz 石英晶體振盪器，32 kHz IRC 和 32.768 kHz 石英晶體振盪器。

PWM1 週期控制低位元組暫存器 PWM1_PRD[7:0] (外部記憶體位址: 0x56) **復位值: 01h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM1_PRD[7:0]							

位元編號	位符號	說明
7-0	PWM1_PRD[7:0]	PWM1_PRD[7:0]是設定 PWM1 的輸出週期，搭配 PWM1_PRD[15:8]組成 16 位元的週期調整值。 PWM1 週期: 時鐘源/ (PWM1_PRD[15:0]+1)，時鐘源: 12/24 MHz IRC，DC ~ 24 MHz 石英晶體振盪器，32 kHz IRC 和 32.768 kHz 石英晶體振盪器。

PWM1 佔空比控制高位元組暫存器 PWM1_DUTY[15:8] (外部記憶體位址: 0x57) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM1_DUTY[15:8]							

位元編號	位符號	說明
7-0	PWM1_DUTY[15:8]	設定 PWM1 的佔空比輸出 PWM1_DUTY[15:8]是設定 PWM1 的佔空比，搭配 PWM1_DUTY[7:0]組成 16 位元的佔空比調整值。

註: 佔空比輸出的最大設定必須是合理的值。

PWM1 佔空比控制低位元組暫存器 PWM1_DUTY[7:0] (外部記憶體位址: 0x58) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	PWM1_DUTY[7:0]							

位元編號	位符號	說明
7-0	PWM1_DUTY[7:0]	設定 PWM1 的佔空比輸出

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		PWM1_DUTY[7:0]是設定 PWM1 的佔空比，搭配 PWM1_DUTY[15:8]組成 16 位元的佔空比調整值。

註: 佔空比輸出的最大設定必須是合理的值。

PWM0/PWM1 Period 設定說明:

$$\text{Period} = \frac{\text{Source clock (if: IRC 12MHz)}}{\text{PWMx_PRD} + 1}$$

PWMx_PRD	**PWM 輸出頻率**
1	6 MHz (最大值)
3	3 MHz
11	1 MHz
23	500 kHz
59	200 kHz
119	100 kHz
239	50 kHz
599	20 kHz
1199	10 kHz
2399	5 kHz
2999	4 kHz
3999	3 kHz
5999	2 kHz
11999	1 kHz
23999	500 Hz
29999	400 Hz
39999	300 Hz
59999	200 Hz
65535	183.1 Hz (最小值)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.7 電源管理

WT51F108S/104S 提供四種操作模式，如下:

- 高速正常模式 (Normal mode)
- 低速省電模式 (Green mode)
- 空閒模式 (Idle mode)
- 睡眠模式 (Sleep mode)

下圖是四種操作模式的切換示意圖:

Operating Mode	8052	Peripheral Clock	XTAL (12 MHz)	XTAL (32.768 kHz)	IRC (12 MHz)	IRC (32 kHz)	Power Consumption@5V	Note
Normal 1	on	on	off	off	on	on	1.5 mA	*1
Normal 2	on	on	off	on	on	on	1.5 mA	*2
Normal 3	on	on	on	off	off	off	1.74 mA	*3
Green 1	on	on	off	off	off	on	14 uA	*4 *6
Green 2	on	on	off	on	off	on	16.5 uA	*5 *6
Idle 1	off	on	off	off	on	on	490 uA	*7 *9 *12
Idle 2	off	off	off	off	on	on	320 uA	*8 *9 *12
Sleep 1	off	off	off	off	off	off	75 uA	*10 *12
Sleep 2	off	off	off	off	off	off	5 uA	*11 *12

註:

1. LVD & LVDR 耗電流約 10uA@5V
2. LVR 耗電流約 2uA@5V

*1 Normal 1 Mode: MCU 全部使用內部振盪器，故此模式最省成本，但 IRC 12/24 MHz 會受溫度影響，請參考 7.5 章節。

*2 Normal 2 Mode: 透過外部振盪器 32.768 kHz 來校正，WT51F108S/104S 的 IRC 12/24 MHz 可達到±1%。

*3 Normal 3 Mode: 此模式針對高頻準確的需求，因無外部 32.768 kHz 振盪器提供給實時定時器爲系統參考源，若要實現萬年曆或時鐘功能，僅能使用 8052 計時器。

*4 Green 1 Mode: 將 Source clock 選擇內部 IRC 32 kHz，但是 IRC 32 kHz 的頻率誤差爲±30%。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

*5 Green 2 Mode: Source clock 也是選擇內部 IRC 32 kHz 並且需手動開啓外部晶體振盪器 32.768 kHz 的電源 (CRY_12M_PD)。另外實時定時器的系統參考源選擇外部晶體振盪器 32.768 kHz，並且將外部時鐘源除頻控制存器 (CRY_DIV[9:0]=1) 設定除 2，此時實時定時器所選擇的計時時間會延長一倍，是爲了避免內部 IRC 32 kHz 因誤差的關係，無法正確的捕捉到實時定時器的計數中斷事件，才可以實現精確的萬年曆或時鐘功能。

MCU 系統時鐘源	實時定時器時鐘源	耗電量	備註
IRC 32 kHz	IRC 32 kHz	< 20uA@5V	
IRC 32 kHz	Ext 32.768 kHz	< 20uA@5V	IRC 32 kHz ±30% This mode cannot capture the Interrupt Event of Watch Timer due to System Clock < Watch Timer Clock.
IRC 32 kHz	Ext 32.768 kHz / 2 = 16.384 kHz		EN_CRY_DIV = 1 & CRY_DIV[9 :0] = 1
Ext 32.768 kHz	Ext 32.768 kHz		

*6 在 Green 1 及 Green 2 模式下，要切回 Normal Mode 前，需先開啓 IRC_12M_PD2 或 CRY_12M_PD，才可以將 Source clock 選擇到內部 IRC 12 MHz 或外部振盪器 12 MHz 工作。

*7 Idle 1 Mode: 致能 MCU_CLK_OFF 即進入 Idle 模式，此模式喚醒快速且支援最多的喚醒源，可參考下圖喚醒源的示意圖。

*8 Idle 2 Mode: 致能 SYSTEM_CLK_OFF 即進入 Idle 模式，此模式關閉 Peripheral Clock，所以 MCU 無法使用 INT0/1/2_WK 喚醒，詳細可參考下圖喚醒源的示意圖。

*9 Idle 1 及 Idle 2 Mode 的喚醒時間: 需時 2 clocks
若 Source clock 爲 12 MHz 的喚醒時間 2 * (1/12 MHz) = 166ns;
若 Source clock 爲 24 MHz 的喚醒時間 2 * (1/24 MHz) = 83.3ns;
若 Source clock 爲 32 kHz 的喚醒時間 2 * (1/32 kHz) = 62.5us。

*10 Sleep 1 Mode.: 此模式爲針對 Source clock 在 IRC 12 MHz 下致能 IRC12M_CLK_OFF，讓 MCU 進入睡眠模式，且支援快速喚醒，喚醒時間爲 8 * (1/12 MHz) = 666ns@12MHz (Sleep 1 mode 只支援 IRC12M)，至於喚醒源可參考下圖喚醒源的示意圖。

*11 Sleep 2 Mode.: 致能 SOURCE_CLK_OFF 即進入 Sleep 模式
若當 Source clock 爲內部 IRC 振盪器時(此時 Sleep 2 只支援 IRC12M)，其喚醒時間需時 128 clocks，即 128*(1/12 MHz) = 10.66us@12MHz
若當 Source clock 爲外部晶振時，其喚醒時間需時(16*1024) clocks; 即 16*1024*(1/12 MHz) = 1360us@12 MHz 或是 16*1024*(1/24 MHz) = 680ns@24MHz。
至於喚醒源，可參考下圖喚醒源的示意圖。

*12 在 Idle 及 Sleep 模式下採用實時定時器定時喚醒，需開啓副晶振盪器電源開關 (IRC_32K_PD 或 CRY_12M_PD) 來當作實時定時器定時的時鐘源，此時的耗電流也會增加。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

下圖為 **MCU** 工作模式圖**:**



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

WT51F108S/104S 提供多種方式可喚醒，讓 WT51F108S/104S 從 Sleep/Idle 模式回到 Normal 模式。

下圖是各模式下喚醒源的示意圖:

		Idle 1	Idle 2	Sleep Mode
SOURCE		MCU_CLK_OFF	SYSTEM_CLK_OFF	SOURCE_CLK_OFF IRC12M_CLK_OFF
NRST		●	●	●
GPIOx_WK[x]		●	●	●
INTWK	IE0_SI2C	●		
	IE0_ADC			
	IE0_LVD	●	●	●
	IE0_WTMR			
	IE0_ETIMER	●		
	IE0_IN_TOG	●	●	●
INT3_WK	IRQ[7:0]	●		
ADC_WK		●	●	●
WTMR_WK		●	●	●

註：

1. GPIOx_WK[x] 及 IE0_IN_TOG: 僅支援 11 根通用 I/O pin Toggle (GPIO A/B)。
2. IRQ[7:0]: IRQ 不支援喚醒，請使用 GPIOx_WK[x]喚醒。
3. ADC_WK: 針對輸入源來作比較觸發喚醒。
4. WTMR_WK: 需開啓副晶振 (IRC 32 kHz 或 Ext 32 kHz) 及副晶振盪器電源開關來當作實時定時器定時的時鐘源。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

ISP 時鐘源控制暫存器 ISP_CHG_CTL (外部記憶體位址: 0x04) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	-	讀/寫	讀	-	-	讀	讀
名稱	ISP_CHG_12M	保留	UART_ISP_CHG	ISP_CHG_FLAG	保留		LVD_RST_ACT_FLG	LVR_ACT_FLG

位元編號	位符號	說明
7	ISP_CHG_12M	當 MCU 在低速省電及睡眠模式，ISP 腳位自動開啓內部 12/24 MHz RC 振盪器 1: 致能 0: 禁能
6	保留	-
5	UART_ISP_CHG	UART 腳位 (GPIA3) 觸發 ISP 時鐘源爲內部 12/24 MHz RC 振盪器 1: 致能 0: 禁能
4	ISP_CHG_FLAG	ISP_CHG_FLAG = 1: MCU 被 SWUT 腳位強制喚醒，自動開啓內部 12/24 MHz RC 振盪器並且把 SOURCE clock 切換爲內部 RC 振盪器。 清除 ISP_CHG_FLAG，需將 ISP_CHG_12M 位元設定爲 0。
3-2	保留	-
1	LVD_RST_ACT_FLG	1: 電源電壓 ＜ 設定的低壓偵測復位範圍。（此旗標沒有連接到類比濾波器，易受干擾，僅供參考用）
0	LVR_ACT_FLG	1: 電源電壓 ＜ 內部的低壓復位電壓。（此旗標沒有連接到類比濾波器，易受干擾，僅供參考用）

-: 未能使用。

註: 當 WT51F108S/104S 的 Source clock 非 12 MHz 應用時，請將下述強制觸發 SWUT 設定程序加到程式內，可讓 MCU 重複燒錄。非 12 MHz 模式包括 Green、Sleep 模式、內部/外部振盪器 (非 12 MHz)，可以致能 ISP_CHG_12M 及 UART_ISP_CHG 位元讓 MCU 透過 SWUT 腳位觸發將 SOURCE clock 及 ISP clock 切到內部 12 MHz RC 振盪器，這時 MCU 才能接收到正確的 ISP command。

強制觸發 SWUT 設定程序：

(c) 程式初始化致能 ISP_CHG_12M 及 UART_ISP_CHG 位元。

```
rISP_CHG_CTL = 0xA0;
```

2. 程式主迴圈判斷 ISP_CHG_FLAG 是否被觸發，並且針對 Sleep mode 增加一個軟體喚醒機制，可參考範例程式。

```
Void DRV_CheckSwutTriggerWakeup(void)
{
    //If enable rISP_CHG_CTL of bit 7 and Bit.
    //When Swut pin have hi to low(2V) level, Mcu will change source clock to IRC 12 MHz
    if(rISP_CHG_CTL & 0x10)
    {
        DRV_SoftwareWakeup();
        //need delay 100ms(minimum) to wait ISP command, Don't remove this delay command
        DelayWhile(100);          //This time MCU change source clock to IRC 12 MHz
        rISP_CHG_CTL = 0x00;  //Disable ISP change clock. MCU go back to original setting
        rISP_CHG_CTL = 0xA0;  //Enable ISP change clock
    }
}
```

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

系統時鐘源控制暫存器 SOURCE_CLK_SLT (外部記憶體位址: 0x05) **復位值: A0h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留				SOURCE_CLK_SLT[1:0]		MCU_CLK_SLT[1:0]	

位元編號	位符號	說明
7-4	保留	必須等於"1010"，否則位元[3:0]無法寫入
3-2	SOURCE_CLK_SLT[1:0]	選擇 SOURCE clock 來源 00: 內部 12/24 MHz RC 振盪器 (預設值) 01: 外部 DC ~ 24 MHz 石英晶體振盪器 10: 內部 32 kHz RC 振盪器 預設值可由 6.17 代碼選項選擇 註: 切換 SOURCE_CLK_SLT[1:0]時鐘源之前，必須先設定 IRC_12M_PD 相應的電源開關爲 ON.
1-0	MCU_CLK_SLT[1:0]	MCU clock 設定 00: MCU clock = SOURCE clock (預設值) 01: MCU clock = SOURCE clock /2 10: MCU clock = SOURCE clock /4 11: MCU clock = SOURCE clock /12

-: 未能使用。

註：

(d) 當 SOURCE clock 爲內部 32 kHz RC 振盪器且實時定時器的系統時鐘源是選擇外部 32.768 kHz 石英晶體振盪器時，會因內部 32 kHz RC 振盪器誤差太大，執行速度比實時定時器產生的中斷慢，而無法即時捕捉到中斷源，所以在此模式下，需要將外部時鐘源除頻控制暫存器 1 及外部時鐘源除頻控制暫存器 2 設定爲除 2，將實時定時器的時鐘源除 2 爲 16.384 kHz，此時實時定時器所選擇的時間都會增加一倍的計數時間，這時 MCU 才能完全捕捉不會漏掉。

設定外部時鐘源除 2 流程：

1. 設定除頻數據: CRY_DIV[9:0] = 1，32.768 kHz/(CRY_DIV[9:0]+1) = 32.768 kHz/2 =16.384 kHz
2. 致能外部石英晶體振盪器之時鐘源除頻: EN_CRY_DIV = 1

省電控制暫存器 POWER_SAVE_CTL (外部記憶體位址: 0x06) **復位值: 50h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留				MCU_CLK_OFF	SYSTEM_CLK_OFF	SOURCE_CLK_OFF	IRC12M_CLK_OFF

位元編號	位符號	說明
7-4	-	必須等於"0101"，否則位元[3:0]無法寫入
3	MCU_CLK_OFF	1: MCU clock 關閉 (包含 MCU 與部份周邊硬體)，MCU 需等待 3~4 個 MCU clock 才可工作 0: MCU clock 開啓
2	SYSTEM_CLK_OFF	1: System clock 關閉 (包含 MCU 與全部周邊硬體)，MCU 需等待 3~4 個 MCU clock 才可工作 0: MCU clock 開啓

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
1	SOURCE_CLK_OFF (bias OFF)	1: SOURCE clock 關閉 SOURCE clock 來源: (MCU clock 全部關閉且 bias OFF) (1) 爲外部晶體振盪器 (24 MHz ~ 32.768 kHz)，MCU 需等待 16385~16386 個 SYSTEM clock 才可工作 (2)爲內部RC振盪器 (12MHz)，MCU需等待129~130個SYSTEM clock 才可工作 (3) 爲內部 RC 振盪器 (32KHz)，MCU 需等待 9~10 個 SYSTEM clock 才可工作 0: MCU clock 開啓
0	IRC12M_CLK_OFF (bias ON)	1: 內部 12/24 MHz RC 振盪器關閉但 bias ON，MCU 需等待 11~12 個 IRC 12MHZ clock + IRC start-up(約 10us) 才可工作 0: MCU clock 開啓

-: 未能使用。

註: 請參考 3.1 章節系統時鐘方塊圖。

時鐘源開關控制暫存器 IRC_12M_PD (外部記憶體位址: 0x07) **復位值: A2h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	保留			IRC_12M_PD1	IRC_12M_PD2	IRC_32K_PD	CRY_12M_PD	保留

位元編號	位符號	說明
7-5	-	必須等於"101"，否則位元[4:0]無法寫入
4	IRC_12M_PD1	1: 內部 12/24 MHz RC 振盪器部份電源關閉 (預設值不關閉) 0: 不關閉
3	IRC_12M_PD2	1: 內部 12/24 MHz RC 振盪器全部電源關閉 (預設值不關閉) 0: 不關閉
2	IRC_32K_PD	1: 內部 32 kHz RC 振盪器電源關閉 (預設值不關閉) 0: 不關閉
1	CRY_12M_PD	1: 外部 12/24 MHz ~ 32 kHz 石英晶體振盪器電源關閉 (預設值關閉) 0: 不關閉
0	保留	-

-: 未能使用。

註: Green 模式，必須由用戶來設定 IRC_12M_PD (XFR_0x07)，將不必要的時鐘源關閉來達到節電的目的。

振盪器驅動控制暫存器 CRY_12M_DR[1:0] (外部記憶體位址: 0x08) **復位值: 54h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	讀/寫	讀/寫	-
名稱	保留				CRY_DR_ENH	CRY_12M_DR[1:0]		保留

位元編號	位符號	說明
7-4	保留	必須等於"0101"，否則位元[3:0]無法寫入
3	CRY_DR_ENH	1: 增強外部石英晶體振盪器的驅動能力
2-1	CRY_12M_DR[1:0]	當 CRY_DR_ENH =0；外部石英晶體振盪器驅動能力設定 00: 頻率爲 32 kHz 之晶體振盪器，耗電流小於 3uA

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		01: 頻率爲 100 kHz ~ 1 MHz 之晶體振盪器，耗電流小於 60uA 10: 頻率爲 1 MHz ~ 12 MHz 之晶體振盪器，耗電流小於 300uA (預設值) 11: 頻率爲 12 MHz ~ 24 MHz 之晶體振盪器，耗電流小於 600uA 當 CRY_DR_ENH =1；外部石英晶體振盪器驅動能力設定 00: 頻率爲 32KHz 之晶體振盪器，耗電流小於 10uA 01: 頻率爲 100 kHz ~ 1 MHz 之晶體振盪器，耗電流小於 80uA 10: 頻率爲 1 MHz ~ 12 MHz 之晶體振盪器，耗電流小於 400uA 11: 頻率爲 12 MHz ~ 24 MHz 之晶體振盪器，耗電流小於 800uA 預設值可由 6.17 代碼選項選擇
0	保留	-

-: 未能使用。

註: 因 WT51F108S/104S 僅支援一組外部振盪器輸入，須根據外部石英晶體振盪器的頻率來設定振盪器的驅動能力，詳細請參考下表。

外部石英晶體振盪器	**CRY_12M_DR[1:0]**
24 MHz ~ 12MHz	11
12 MHz ~ 1MHz	10
1MHz ~ 100kHz	01
32.768 kHz	00

通用 I/O 端口 A 喚醒控制暫存器 GPIOA_WK[5:0] (外部記憶體位址: 0x60) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留		GPIOA_WK[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOA_WK[5:0]	通用 I/O 端口 A 喚醒 MCU 致能設定 Bit 5 = 1: 致能通用 I/O 端口 A5 喚醒 MCU 之功能，爲"0" 禁能 Bit 4 = 1: 致能通用 I/O 端口 A4 喚醒 MCU 之功能，爲"0" 禁能 Bit 3 = 1: 致能通用 I/O 端口 A3 喚醒 MCU 之功能，爲"0" 禁能 Bit 2 = 1: 致能通用 I/O 端口 A2 喚醒 MCU 之功能，爲"0" 禁能 Bit 1 = 1: 致能通用 I/O 端口 A1 喚醒 MCU 之功能，爲"0" 禁能 Bit 0 = 1: 致能通用 I/O 端口 A0 喚醒 MCU 之功能，爲"0" 禁能

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

通用 I/O 端口 B 喚醒控制暫存器 GPIOB_WK[5:0] (外部記憶體位址: 0x61) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留		GPIOB_WK[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOB_WK[5:0]	通用 I/O 端口 B 觸發喚醒 MCU 致能設定 Bit 5 = 1: 致能通用 I/O 端口 B5 觸發喚醒 MCU 之功能，爲"0"禁能 Bit 4 = 1: 致能通用 I/O 端口 B4 觸發喚醒 MCU 之功能，爲"0"禁能 Bit 3 = 1: 致能通用 I/O 端口 B3 觸發喚醒 MCU 之功能，爲"0"禁能 Bit 2 = 1: 致能通用 I/O 端口 B2 觸發喚醒 MCU 之功能，爲"0"禁能 Bit 1 = 1: 致能通用 I/O 端口 B1 觸發喚醒 MCU 之功能，爲"0"禁能 Bit 0: 必須爲 0

-: 未能使用。

周邊中斷喚醒控制暫存器 PERIPHERAL_WK (外部記憶體位址: 0x64) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	-	-	讀/寫	讀/寫	-	讀/寫	-
名稱	INT3_WK	保留		INT0_WK	ADC_WK	保留	WTMR_WK	保留

位元編號	位符號	說明
7	INT3_WK	外部 8052 INT3 喚醒 MCU 致能設定 1: 致能 8052 INT3 喚醒 MCU 之功能 0: 禁能 8052 INT3 喚醒 MCU 之功能
6-5	保留	必須爲 0
4	INT0_WK	外部 8052 INT0 喚醒 MCU 致能設定 1: 致能 8052 INT0 喚醒 MCU 之功能 0: 禁能 8052 INT0 喚醒 MCU 之功能
3	ADC_WK	ADC 比較模式喚醒 MCU 致能設定 1: 致能 ADC 比較完成後喚醒 MCU 之功能 0: 禁能 ADC 比較完成後喚醒 MCU 之功能
2	保留	必須爲 0
1	WTMR_WK	實時定時器喚醒 MCU 致能設定 1: 致能實時定時器觸發後喚醒 MCU 之功能 0: 禁能實時定時器觸發後喚醒 MCU 之功能
0	保留	必須爲 0

-: 未能使用。

通用 I/O 端口 A 喚醒旗標暫存器 GPIOA_TOG[5:0] (外部記憶體位址: 0x65) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀	讀	讀	讀	讀	讀
名稱	保留		GPIOA_TOG[5:0]					

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOA_TOG[5:0]	通用 I/O 端口 A 觸發喚醒旗標，若產生喚醒，則旗標位元 = 1 Bit 5: I/O 端口 A5 喚醒旗標 Bit 4: I/O 端口 A4 喚醒旗標 Bit 3: I/O 端口 A3 喚醒旗標 Bit 2: I/O 端口 A2 喚醒旗標 Bit 1: I/O 端口 A1 喚醒旗標 Bit 0: I/O 端口 A0 喚醒旗標

-: 未能使用。

通用 I/O 端口 B 喚醒旗標暫存器 GPIOB_TOG[5:0] (外部記憶體位址: 0x66) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	讀	讀	讀	讀	讀	讀
名稱	保留		GPIOB_TOG[5:0]					

位元編號	位符號	說明
7-6	保留	-
5-0	GPIOB_TOG[5:0]	通用 I/O 端口 B 觸發喚醒旗標，若產生喚醒，則旗標位元 = 1 Bit 5: I/O 端口 B5 喚醒旗標 Bit 4: I/O 端口 B4 喚醒旗標 Bit 3: I/O 端口 B3 喚醒旗標 Bit 2: I/O 端口 B2 喚醒旗標 Bit 1: I/O 端口 B1 喚醒旗標 Bit 0: 必須爲 0

-: 未能使用。

周邊中斷喚醒旗標暫存器 PERIPHERAL_TOG (外部記憶體位址: 0x69) **復位值: 00h**

位元	第 7 位	第6位	第5位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	-	-	讀	讀	-	讀	-
名稱	INT3_WK_EVT	保留		INT0_WK_EVT	ADC_TOG	保留	WTMR_EVT	保留

位元編號	位符號	說明
7	INT3_WK_EVT	中斷喚醒旗標 1: MCU 是由 INT3 中斷喚醒
6-5	保留	-
4	INT0_WK_EVT	中斷喚醒旗標 1: MCU 是由 INT0 中斷喚醒
3	ADC_TOG	ADC 比較模式觸發 (喚醒) 旗標 1: ADC 比較模式發生觸發 (喚醒) 0: ADC 比較模式未發生觸發 (喚醒)
2	保留	-
1	WTMR_EVT	實時定時器觸發 (喚醒) 旗標 1: 實時定時器發生觸發 (喚醒)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		0: 實時定時器未發生觸發 (喚醒)
0	保留	-

-: 未能使用。

喚醒清除暫存器 CLR_IN_TOG (外部記憶體位址: 0x6A) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	寫	-	-	-	-	-	-	讀
名稱	CLR_IN_TOG	保留						IN_TOG

位元編號	位符號	說明
7	CLR_IN_TOG	1: 清除所有輸入觸發喚醒
6-1	保留	-
0	IN_TOG	1: 任一的觸發喚醒旗標被設起來。

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

進入睡眠模式及喚醒的設定程序:

1. 設定 RST_NDF = 1
2. 禁能看門狗定時器 (DIS_WDT[7:5] = 101)
3. 選擇喚醒的來源

		Sleep Mode	Idle Mode	
來源		No Clock	Sub: 32 kHz	Main: 12 MHz
1.	NRST 腳位爲低電位	●	●	●
2.	外部中斷 INT0 來源			
	➢ 低壓偵測中斷	●	●	●
	➢ 實時定時器中斷		●	●
	➢ 增強型計時/計數中斷			●
	➢ 11 根通用 I/O pin Toggle 中斷			●
3.	外部中斷 INT3 來源 (GPIO A/B/C)			
	➢ 8 根 IRQ 中斷			●
4.	11 根通用 I/O pin Toggle (GPIO A/ B)	●	●	●
5.	ADC_WK (Compare Mode)	●	●	●
6.	WTMR_WK	●	●	●

4. 將 SOURCE clock 選擇內部 12 MHz RC 振盪器 (SOURCE_CLK_SLT[1:0] = 00)
   (4-A) 清除 HFIRC_CLK_SLT (XFR_0x01 bit2)
   (4-B) Move Flash memory XDATA 0x0E03 to register XFR-0x70
5. 清除所有輸入觸發喚醒 (CLR_IN_TOG = 1)
6. 進入睡眠電模式 (SOURCE_CLK_OFF = 1)
7. 等待喚醒觸發
   SOURCE clock 爲 IRC 12 MHz，需要等待 128 clock 才可回主程式工作
   SOURCE clock 爲 Crystal，需要等待 16 x 1024 clock 才可回主程式工作
   (7-A). 設 HFIRC_CLK_SLT (XFR_0x01 bit2)
   (7-B). Move Flash memory XDATA 0x0E07 to register XFR-0x70

* 當 IRC24M 時，才需要執行 (4-A)、(4-B)、(7-A)、(7-B)

* 進入 Sleep1/Sleep2 之前，若 Source Clock 爲 IRC 振盪器時，必須先切換到 IRC 12MHz，才能保證喚醒功能正常。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.8 12 MHz/24 MHz RC 振盪器校正

WT51F108S/104S 內建 12/24 MHz RC 振盪器，可減少外掛石英晶體振盪器的成本，但如果要較精確的系統時鐘，除了利用外部石英晶體振盪器 12/24 MHz 之外，使用 32.768 kHz (石英晶體振盪器) 來校正內部 RC 12/24 MHz 振盪器，也是一種較佳的選擇 (校正可以達到 ±1% 在 -40℃ ~ +85℃)。

內部振盪調整暫存器 **RC_LADJ (外部記憶體位址: 0x70)** **復位值: 40h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留	RC_LADJ_C[2:0]			RC_LADJ_F[3:0]			

位元編號	位符號	說明
7	保留	-
6-4	RC_LADJ_C[2:0]	內部 RC 振盪頻率每一階 8%粗調 (預設值'100')，共有 7 階
3-0	RC_LADJ_F[3:0]	內部 RC 振盪頻率每一階 0.5%細調 (預設值'1000')，共有 15 階

-: 未能使用。

註: 內部振盪調整暫存器 RC_LADJ_C[2:0]及 RC_LADJ_F[3:0]直接調整 IRC 12/24 MHz 的控制電路。

內部振盪計數數據高位元組暫存器 **RC12M_CNT[9:2] (外部記憶體位址: 0x71)** **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	RC12M_CNT[9:2]							

位元編號	位符號	說明
7-0	RC12M_CNT[9:2]	內部 12/24 MHz RC 振盪器的計數值 RC12M_CNT[9:2]， 搭配 RC12M_CNT[1:0] 組成 10 位元計數值

內部振盪計數數據低位元組暫存器 **RC12M_CNT[1:0] (外部記憶體位址: 0x72)** **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	-	讀	讀
名稱	保留						RC12M_CNT[1:0]	

位元編號	位符號	說明
7-2	保留	-
1-0	RC12M_CNT[1:0]	內部 12/24 MHz RC 振盪器的計數值 RC12M_CNT[1:0]， 搭配 RC12M_CNT[9:2]組成 10 位元計數值

-: 未能使用。

內部振盪校正控制暫存器 **RC_CALIB_EN (外部記憶體位址: 0x73)** **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	-	讀/寫	-	-	-	-	-
名稱	RC_CALIB_EN	保留	AUTO_CAL_EN	保留				

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
7	RC_CALIB_EN	1: 致能 RC 振盪器校正功能
6	保留	-
5	AUTO_CAL_EN	1: 致能 H/W 自動校正功能
4-0	保留	-

-: 未能使用。

註: 手動校正: 致能 **RC_CALIB_EN**，並且搭配 **Firmware** 調整。
自動校正: 致能 **RC_CALIB_EN** 及 **AUTO_CAL_EN**。

內部振盪校正比對數據暫存器 **RC_ACTCV_CNT (**外部記憶體位址**: 0x74)** 復位值**: 0x5B**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	ACTCV_CNT[7 :0]							

位元編號	位符號	說明
7-0	ACTCV_CNT[7:0]	自動校正目標計數器數據(當 AUTO_CAL_EN =1，MCU 會自動與 RC12M_CNT[9:2]比對，並調整 RC_LADJ_F[3:0]及 RC_LADJ_C[2:0])

註: 當使用自動校正內部 **IRC 24MHz** 時，須手動將 **RC_ACTCV_CNT** 暫存器設為 **0xB7**。

計算方式：**RC12M_CNT[9:0] = 24000/32.768 = 732**，因與 **RC12M_CNT[9:2]**比對，並省略比對位元 **1** 及 **0**，所以 **732** 須除於 **4** 為 **183**。



校正原理:

當外部採用 32.768 kHz 振盪器，可利用內部 RC 12/24 MHz 在一個精準的 32.768 kHz 的固定寬度計數個數，所得到的計數值 (在 RC12M_CNT[9:0])，再經由控制內部振盪調整暫存器 RC_LADJ_C[2:0]及 RC_LADJ_F[3:0]去作補償，在室溫下達到 ±1%的標準。

校正粗調及細調的範圍:

粗調: 目前內部 RC 頻率 ± (內部 RC 頻率 * 0.08); RC_LADJ_C[2:0]共有 000 ~ 111，中間值為 100。

細調: 目前內部 RC 頻率 ± (內部 RC 頻率 * 0.005); RC_LADJ_F[3:0]共有 0000 ~ 1111，中間值為 1000。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

RC 12MHz

RC12M_CNT[9:0]	外掛 32.768 kHz 取樣 (Hz)	目標值 (Hz)	誤差 %
360	11796480	12000000	+1.70
361	11829248	12000000	+1.42
362	11862016	12000000	+1.15
363	11894784	12000000	+0.88
364	11927552	12000000	+0.60
365	11960320	12000000	+0.33
366	11993088	12000000	+0.06
367	12025856	12000000	-0.22
368	12058624	12000000	-0.49
369	12091392	12000000	-0.76
370	12124160	12000000	-1.03

RC 24MHz

RC12M_CNT[9:0]	外掛 32.768 kHz 取樣 (Hz)	目標值 (Hz)	誤差 %
727	23822336	24000000	-0.74
728	23855104	24000000	-0.6
729	23887872	24000000	-0.47
730	23920640	24000000	-0.33
731	23953408	24000000	-0.19
732	23986176	24000000	-0.06
733	24018944	24000000	0.08
734	24051712	24000000	0.22
735	24084480	24000000	0.35
736	24117248	24000000	0.49
737	24150016	24000000	0.63

註:

1. WT51F108S/104S 從睡眠中被喚醒時，RC 振盪器校正功能至少需要等待 83.3ns，才可以正常工作。
2. 當致能 RC 振盪器校正功能後，必須讀取 RC12M_CNT[9:2]及 RC12M_CNT[1:0]暫存器兩次，並且確認數據相同才可進行校正。
3. 當 RC12M_CNT[9:0] 內部振盪計數數據暫存器爲 1023 (0x3FF)，表示沒有外部振盪器或是沒有致能外部振盪器。
4. 當系統復位時，WT51F108S/104S 會自動載入 RC 12 MHz 振盪器的校正值到內部振盪調整暫存器 0x70。
   若需切換到 RC 24MHz 必須由程式來設定 **HFIRC_CLK_SLT (XFR_0x01_bit2)** 並載入對應之校正值。
   IRC 振盪器(12/24M) 切換程序
   (a) IRC12M change to IRC24M
      (1) Set HFIRC_CLK_SLT
      (2) Move flash memory XDATA 0x0E07H-bit[6:0] to XFR_0x70 register
   (b) IRC24M change to IRC12M
      (1) Clear HFIRC_CLK_SLT
      (2) Move flash memory XDATA 0x0E03H-bit[6:0] to XFR_0x70 register
5. 當致能 AUTO_CAL_EN 且 MCU 的外部 32.768 kHz 振盪器也起振，MCU 會每 30.5us 自動校正一次。
   (條件：CRY_12M_PD、IRC_12M_PD1 及 IRC_12M_PD2 不可關閉)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.9 看門狗定時器與實時定時器

6.9.1 看門狗定時器 (WDT)

看門狗定時器可迅速發現 CPU 的故障，比如由噪聲或電源干擾，或斷電等導致軟件死循環，進而使 CPU 恢復正常狀態。當看門狗定時器的內部計數器溢出時會產生復位訊號，並將 CPU 復位。

看門狗定時器不同於通用的 8052 的計時器 0/1/2，為了防止看門狗定時器產生復位，可以透過軟體定時清除看門狗計數器。當不可預料的復位發生時，用戶應該檢查復位旗標暫存器的 WDT_RST_FLG 位元，來判斷上次是否是由看門狗產生的復位。

- 看門狗定時器的時鐘來源: 內部 32 kHz 或 外部 32.768 kHz 石英晶體振盪器
- 重置時間: 16 ms、32 ms、1.024 S、2.048 S

看門狗定時控制暫存器 WDT_CTL (外部記憶體位址: 0x78) **復位值: 02h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	-	-	-	讀/寫	讀/寫
名稱	DIS_WDT[2:0]			保留			WDT_TM_SLT[1:0]	

位元編號	位符號	說明
7-5	DIS_WDT[2:0]	看門狗定時器開關 101: 禁能看門狗定時器同時清除計數 其它值: 致能看門狗定時器
4-2	保留	-
1-0	WDT_TM_SLT[1:0]	看門狗復位時間設定 當看門狗使用內部 RC 32 kHz 振盪器: 00: 16 ms 01: 32 ms 10: 1.024 S 11: 2.048 S 當看門狗使用外部 32.768 kHz 石英晶體振盪器: 00: 15.625 ms 01: 31.25 ms 10: 1 S 11: 2 S

-: 未能使用。

注意:

1. 內部 32 kHz RC 振盪器的頻率誤差約為 ±30%。
2. 看門狗定時器的時鐘源可由系統控制暫存器 (外部記憶體位址: 0x01) 的 WDT_CLK_SLT 來選擇，細節描述在後。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

系統控制暫存器 **SYS_CTL (外部記憶體位址: 0x01)** **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	RST_NDF	LVD_RST_LVL_ADJ	EN_ADDR_OVL_RST	CRY_CLK_DIV2	BGP_VOL_SLT	HFIRC_CLK_SLT	**WDT_CLK_SLT**	WTMR_CLK_SLT

位元編號	位符號	說明
7	RST_NDF	1: NRST 腳位沒有數位濾波功能 0: NRST 腳位有數位濾波功能 (4 個 clock)
~~6~~	LVD_RST_LVL_ADJ	1: +0.25V 0: +0V
5	EN_ADDR_OVL_RST	1: 致能"程序計數器溢位復位 " 0: 禁能"程序計數器溢位復位 "
4	CRY_CLK_DIV2	1: 致能"外部石英晶體振盪器的預除器 "(除以 2) 0: 禁能"外部石英晶體振盪器的預除器 "
3	BGP_VOL_SLT	1: BandGap = 2.44V 0: BandGap = 1.23V
2	HFIRC_CLK_SLT	1: Internal IRC oscillator = 24 MHz 0: Internal IRC oscillator = 12 MHz
1	**WDT_CLK_SLT**	**1: 看門狗定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器** **0: 看門狗定時器使用內部 32 kHz RC 振盪器**
0	WTMR_CLK_SLT	1: 實時定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器 0: 實時定時器使用內部 32 kHz RC 振盪器

-: 未能使用。

註: 當 WDT_CLK_SLT = 1 或 WTMR_CLK_CLT = 1 時，必須同時致能 EN_CRY_DIV 並且設定 CRY_DIV[9:0]，讓看門狗定時器及實時定時器使用準確的時鐘源 32 kHz。

外部時鐘源除頻控制暫存器 **1 CRY_DIV[9:8] (外部記憶體位址: 0x09)** **復位值: 01h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	-	-	-	-	-	讀/寫	讀/寫
名稱	EN_CRY_DIV	保留					CRY_DIV[9:8]	

位元編號	位符號	說明
7	EN_CRY_DIV	1: 致能外部石英晶體振盪器之時鐘源除頻 0: 禁能外部石英晶體振盪器之時鐘源除頻
6-2	保留	-
1-0	CRY_DIV[9:8]	外部石英晶體振盪器之時鐘源除頻數據[9:8]，搭配 CRY_DIV[7:0]組成 10 位元除頻數據

-: 未能使用。

外部時鐘源除頻控制暫存器 **2 CRY_DIV[7:0] (外部記憶體位址: 0x0A)** **復位值: 76h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	CRY_DIV[7:0]							

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
7-0	CRY_DIV[7:0]	外部石英晶體振盪器之時鐘源除頻數據[7:0]，搭配 CRY_DIV[9:8]組成 10 位元除頻數據

舉例:

1. 當外部爲 12 MHz 石英晶體振盪器，且看門狗定時器及實時定時器要使用頻率誤差較低的時鐘源，須致能外部時鐘源除頻控制暫存器及除頻數據。
   1. 設定除頻數據: CRY_DIV[9:0] = 374，12 MHz / (CRY_DIV[9:0] + 1) = 12 MHz / 375 = 32 kHz
   2. 致能外部石英晶體振盪器之時鐘源除頻: EN_CRY_DIV = 1

2. 當外部爲 32.768 kHz 石英晶體振盪器，且看門狗定時器及實時定時器要使用頻率誤差較低的時鐘源，須致能外部時鐘源除頻控制暫存器及除頻數據。
   1. 設定除頻數據: CRY_DIV[9:0] =0，32.768 kHz / (CRY_DIV[9:0] + 1) = 32.768 kHz / 1 = 32.768 kHz
   2. 致能外部石英晶體振盪器之時鐘源除頻: EN_CRY_DIV = 1

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.9.2 實時定時器 (Watch Timer)

實時定時器的應用功能包括: 定時中斷、定時喚醒、定時模/數轉換等功能。

- 實時定時器的時鐘源爲 32 kHz 內部 RC 振盪器或 32.768 kHz 外部振盪器。利用此時鐘源，可以產生八組基準時間

實時定時器控制暫存器 WTMR_CTL (外部記憶體位址: 0x7C) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀	寫	-	-	-	-	-
名稱	DIS_WTMR	WTMR_EVT	CLR_WTMR_EVT	保留				

位元編號	位符號	說明
7	DIS_WTMR	1: 禁能實時定時器 0: 致能實時定時器
6	WTMR_EVT	1: 表示產生實時定時器事件 (實時定時器計數到 WTMER[2:0]的設定時間) 0: 硬體自動設定爲 0，當 CLR_WTMR_EVT = 1
5	CLR_WTMR_EVT	1: 清除實時定時器事件，使 WTMR_EVT = 0
4-0	保留	-

-: 未能使用。

實時定時器速度選擇暫存器 WTMR_SLT[2:0] (外部記憶體位址: 0x7D) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	讀/寫	讀/寫	讀/寫
名稱	保留					WTMR_SLT[2:0]		

位元編號	位符號	說明
7-3	保留	-
2-0	WTMR_SLT[2:0]	實時定時器時間基礎選擇位元 (若要精準，建議採用外部石英晶體振盪器 12 MHz or 32.768 kHz，請參考 6.9.1 章節) 000: watch time = 3.91 ms 001: watch time = 31.25 ms 010: watch time = 62.50 ms 011: watch time = 125 ms 100: watch time = 0.25 S 101: watch time = 0.5 S 110: watch time = 1 S 111: watch time = 2 S

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.10 I²C 串行介面

I²C 模組使用 SCL (時鐘) 和 SDA (數據) 線來聯繫其它的 I²C 介面。

從機 I²C 控制暫存器 SI²C_CTL (外部記憶體位址: 0xA0) **復位值: 40h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	-	-	-	-	讀/寫	寫	寫
名稱	SI²C_EN	保留				SI²C_TXNAK	SI²C_CLR_RT	SI²C_CLR_STP

位元編號	位符號	說明
7	SI²C_EN	1: 致能 I²C 功能 0: 禁能 I²C 功能
6-3	保留	必須爲 0
2	SI²C_TXNAK	接收下筆資料前的應答位元 1: 傳送 NACK 0: 傳送 ACK
1	SI²C_CLR_RT	1: 清除傳送及接收中斷
0	SI²C_CLR_STP	1: 清除從機模式停止狀態中斷

主/從機 I²C 狀態暫存器 SI²C_STA (外部記憶體位址: 0xA1) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀/寫
名稱	SI²C_RDY	SI²C_INT_RT	SI²C_INT_STOP	SI²C_BB	SI²C_FIRST	SI²C_RW	SI²C_RXNAK	SI²C_WAIT

位元編號	位符號	說明
7	SI²C_RDY	接收/傳輸第九位元或從機模式接收到停止位元的中斷發生
6	SI²C_INT_RT	接收/傳輸第九位元中斷發生狀態位
5	SI²C_INT_STOP	從機模式接收到停止位元中斷發生
4	SI²C_BB	從機模式線路忙碌狀態位
3	SI²C_FIRST	從機模式的接收第一個位元組狀態位，這是第一個位元組從主機 I²C 與特定從機位址。
2	SI²C_RW	從機模式的讀/寫模式狀態位 (第一個位元組的第八位元) 1: 從機 I²C 爲傳送模式 0: 從機 I²C 爲接收模式
1	SI²C_RXNAK	從機傳輸模式應答狀態位 1: 主機回覆 NACK 0: 主機回覆 ACK
0	SI²C_WAIT	1: 致能 SCL 延長 (在第九個 SCL 後拉低 SCL 準位) 0: 禁能 SCL 延長 (在第九個 SCL 後拉低 SCL 準位)

-: 未能使用

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

當韌體處理時間比 I²C 接收九個位元的時間還慢時，韌體必須設定 SI²C_WAIT，使 WT51F108S/104S 在第九個 SCL 後拉低準位，請主機等待它。



主/從機 I²C 傳送及接收緩衝暫存器 SI²C_DTRX[7:0] (外部記憶體位址: 0xA3) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	SI²C_DTRX[7:0]							

位元編號	位符號	說明
7-0	SI²C_DTRX[7:0]	I²C 傳輸及接收的緩衝區 對此暫存器作寫入的動作，將會把數據從 I²C 傳送緩衝區傳送出去 對此暫存器作讀取的動作，將會把數據從 I²C 接收緩衝區接收出去

從機 I²C 位址暫存器 SI²C_SADR (外部記憶體位址: 0xA4) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	SI²C_SADR							保留

位元編號	位符號	說明
7-1	SI²C_SADR	從機的位址 The slave address
0	保留	-

-: 未能使用

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

WT51F108S/104S Slave I²C Data Flow



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

WT51F108S/104S Slave I²C Data Flow



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.11 增強型計時/計數器 (Enhanced Timer/Counter)

增強型計時/計數器的時鐘源有內部時鐘源或是由外部輸入，可由暫存器設定。

增強型計時/計數器主要可分兩個模式: 1. 比較模式 2. 捕捉模式; 且它也提供三種捕捉匹配條件的選擇: 高準位、低準位及週期的捕捉模式。

1. 比較模式:

增強型計時/計數器內部有一個 16 位元計數器及一個 16 位元增強型緩衝器 (ETM_BUF[15:0])，當致能增強型計時/計數器 (EN_ETM = 1) 並且設定爲比較模式後 (ETM_CNT_TM = 1)，計時器會依據時鐘源進行計數，當計數器與增強型緩衝器的數據匹配時會產生中斷。每次的匹配發生會將 ETMO (無此功能) 觸發輸出，且會自動清除內部 16 位元計數器的計數值，請參考下圖。

比較模式操作圖:



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

2. 捕捉模式:

增強型計時/計數器設定爲捕捉模式 (ETM_CNT_TM = 0)，然後致能增強型計時/計數器 (EN_ETM = 1)，此時開始捕捉，當輸入端的狀態變化與所設定的捕捉條件匹配時，會清除內部 16 位元計數器並重新計數後，再將計數值自動載到 16 位元增強型緩衝器 (ETM_BUF[15:0])，此時軟件可由增強型計時/計數器數據緩衝暫存器 (暫存器 B3H 及 B4H) 讀取計數值，同時會產生捕捉中斷、捕捉旗標和輸出 ETMO (無此功能)，請參考下圖。

捕捉模式操作圖:



增強型計時/計數器控制暫存器 1 ETM_CTL1 (外部記憶體位址: 0xB0) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	EN_ETM	ETM_CNT_TM	ETM_CLK_PSCAL[1:0]		ETM_CLK_SEL	ETM_EXCLK_SEL[1:0]		ETM_CLK_DIV12

位元編號	位符號	說明
7	EN_ETM	1: 致能增強型計時/計數器
6	ETM_CNT_TM	1: 比較模式 (SOURCE clock = 12 MHz) 0: 捕捉模式 (capture)
5-4	ETM_CLK_PSCAL[1:0]	設定內部 16 位元計數器之時鐘源預除器 00: 增強型計時/計數器時鐘源 = SOURCE clock/1 01: 增強型計時/計數器時鐘源 = SOURCE clock/4 10: 增強型計時/計數器時鐘源 = SOURCE clock/8 11: 增強型計時/計數器時鐘源可選擇除以 16 或除以 12 (ETM_CLK_DIV12: 0 -> SOURCE clock/16; ETM_CLK_DIV12: 1 -> SOURCE clock /12)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
3	ETM_CLK_SEL	設定增強型計時/計數器時鐘源 1: 外部時鐘源 (可由 ETM_EXCLK_SEL[1:0]，選擇輸入的時鐘源) 0: 內部時鐘源 (SOURCE clock)
2-1	ETM_EXCLK_SEL[1:0]	設定增強型計時/計數器輸入的外部時鐘源通道 00: GPIOA4 (設定 GPIOA4DH 爲 GPIO input，GPA4_FUN_SLT[2:0] = 000) 01: GPIA3 (設定 GPIA3 爲 GPIO input，GPA3_FUN_SLT[2:0]= 000) 10: GPIOA2 (設定 GPIOA2DH 爲 GPIO input，GPA2_FUN_SLT[2:0] = 000) 11: GPIOA5 (設定 GPIOA5DH 爲 GPIO input，GPA5_FUN_SLT[2:0] = 000)
0	ETM_CLK_DIV12	1: SOURCE clock/12 0: SOURCE clock/16

-: 未能使用

註: 當設定增強型計時/計數器輸入的外部時鐘源通道爲 GPIOA5、GPIOA4、GPIA3、GPIOA2 其中一個，必須將 GPIO 的複合功能設定爲 GPIO 且 I/O 端口爲輸入狀態。

增強型計時/計數器控制暫存器 2 ETM_CTL2 (外部記憶體位址: 0xB1) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	-	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	ETM_IN_SOURCE[1:0]		保留		ETM_IN_PSCAL[1:0]		ETM_COUNT_MD[1:0]	

位元編號	位符號	說明
7-6	ETM_IN_SOURCE[1:0]	設定增強型計時/計數器輸入比較或捕捉通道 00: GPIOA4 (設定 GPIOA4DH 爲 GPIO input，GPA4_FUN_SLT[2:0] = 000) 01: GPIA3 (設定 GPIA3 爲 GPIO input，GPA3_FUN_SLT[2:0] = 000) 10: GPIOA2 (設定 GPIOA2DH 爲 GPIO input，GPA2_FUN_SLT[2:0] = 000) 11: GPIOA5 (設定 GPIOA5DH 爲 GPIO input，GPA5_FUN_SLT[2:0] = 000)
5-4	保留	-
3-2	ETM_IN_PSCAL[1:0]	設定輸入通道週期預除器 00: 輸入週期除以 1 01: 輸入週期除以 4 10: 輸入週期除以 8 11: 輸入週期除以 16
1-0	ETM_COUNT_MD[1:0]	捕捉的計數模式選擇 00: 捕捉高準位的間隔 01: 捕捉低準位的間隔 1x: 捕捉週期間隔 (根據 ETM_IN_PSCAL[1:0]的設定去捕捉)

-: 未能使用

註: 當設定增強型計時/計數器輸入比較或捕捉通道爲 GPIOA5、GPIOA4、GPIA3、GPIOA2 其中一個，必須將 GPIO 的複合功能設定爲 GPIO 且 I/O 端口爲輸入狀態。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

增強型計時/計數器中斷暫存器 ETM_INT (外部記憶體位址: 0xB2) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀	讀	讀	-
名稱	EN_CAPINT	EN_OVRINT	EN_CMPINT	CLR_FLAG	CAPF	OVRF	CPMF	保留

位元編號	位符號	說明
7	EN_CAPINT	1: 致能輸入捕捉中斷 0: 禁能輸入捕捉中斷
6	EN_OVRINT	1: 致能溢位中斷 0: 禁能溢位中斷
5	EN_CMPINT	1: 致能比較匹配時產生中斷 0: 禁能比較匹配時產生中斷
4	CLR_FLAG	1: 清除增強型計時/計數器的所有旗標
3	CAPF	輸入捕捉旗標
2	OVRF	溢位旗標 當內部 16 位元計數器產生溢位時，OVRF = 1
1	CPMF	比較匹配旗標 當內部 16 位元計數器與 ETM_BUF 的數據相同時，CPMF = 1
0	保留	-

-: 未能使用

增強型計時/計數器數據緩衝低位元組暫存器 ETM_BUF[7:0] (外部記憶體位址: 0xB3) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	ETM_BUF[7:0]							

位元編號	位符號	說明
7-0	ETM_BUF[7:0]	搭配 ETM_BUF[15:8]，組成 16 位元計數值 讀取: 在捕捉模式下，捕捉到輸入訊號的計數值 寫入: 在比較模式下，作爲與內部 16 位元計數器的比較值

增強型計時/計數器數據緩衝高位元組暫存器 ETM_BUF[15:8] (外部記憶體位址: 0xB4) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	ETM_BUF[15:8]							

位元編號	位符號	說明
7-0	ETM_BUF[15:8]	搭配 ETM_BUF[7:0]，組成 16 位元計數值 讀取: 在捕捉模式下，捕捉到輸入訊號的計數值 寫入: 在比較模式下，作爲與內部 16 位元計數器的比較值

註: 在捕捉模式下，ETM_BUF[15:8]與 ETM_BUF[7:0]組成 16 位元計數值，實際應用時必須將計數值加 1 才是真正的計數值。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

說明 **1:**

因捕捉源的內部有經過濾波器，所以輸入訊號高電平的脈波寬度與低電平脈波寬度須大於兩個 **SYSTEM Clock** 的寬度。

說明 **2:**

ETM_IN_PSCAL[3:2] = 00: 選擇捕捉輸入源一個週期，則有效捕捉訊號精準度 **(Capture effective Resolution)**
當 **Source Clock = 12 MHz** 爲 **(1/12 MHz)/ 1 = 83.333 ns;**

當 **Source Clock = 24 MHz** 爲 **(1/24 MHz)/ 1 = 41.666 ns**。

ETM_IN_PSCAL[3:2] = 11: 選擇捕捉輸入源 **16** 個週期，則有效捕捉訊號精準度 **(Capture effective Resolution)**

當 **Source Clock = 12 MHz** 爲 **(1/12 MHz)/ 16 = 5.208 ns;**

當 **Source Clock = 24 MHz** 爲 **(1/24 MHz)/ 16 = 2.604 ns**。

當選擇捕捉 **16** 個週期可以讓增強型計時**/**計數器得到更多的有效位數，減少捕捉的誤差。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.12 模/數轉換器 (ADC)

WT51F108S/104S 內建 16 通道 10 位元模/數轉換器，提供四種轉換模式 (單一 Single、連續 Continuous、電壓比較、定時器自動) 與四種轉換速率 (1 MHz、500 kHz、125 kHz、31.25 kHz) 的選擇。

- 模/數轉換器的轉換時間爲 16 us (取樣時間 6 us + 轉換時間 10 us) 基於 1 MHz 轉換速率
- 參考電壓源 VREF 有三個選擇: 電源電壓 VDD、內建基準電壓 VBGAP、外接基準電壓 VREF

單一轉換模式 (Single Mode):

首先要開啓模/數轉換器電源 (ADC 控制暫存器中 ADC_PD = 0)，並且把模/數轉換器控制暫存器 ADC_SINGLE_CVT = 1 開始轉換; ADC_SINGLE_CVT = 0 轉換結束。當轉換完成時，更新模/數轉換器數據暫存器，模/數轉換器中斷控制暫存器中的 EN_ADFINSH_INT 位元爲 1，並產生一個中斷事件 (如果模/數轉換器的中斷被致能)。

連續轉換模式 (Continuous Mode):

若再啓動 ADC_CNTNU_CVT 連續轉換控制位元，則系統進入連續轉換模式。

電壓比較模式 (Compare Mode):

當開啓模/數轉換器電源 (ADC控制暫存器中ADC_PD = 0)，且啓動比較功能 (模/數轉換器控制暫存器中 EN_ADC_CMP = 1) 時，可以對模擬輸入 (ADC_IN) 進行AD轉換並與電壓比較數據暫存器 (ADC_CMP_V) 中的數據比較。當相應的電壓模擬輸入的數位值大於 (ADC_BIG = 0) 或小於 (ADC_BIG = 1) 模/數轉換器電壓比較數據暫存器(ADC_CMP_V) 中的設定值時，會產生模/數轉換器中斷，模/數轉換器集成數位電壓比較功能，能在睡眠模式下工作，並且可以將WT51F108S/104S喚醒。另外搭配ADCMP_TM可以選擇ADC開啓時間方式，達到省電目的。

定時器自動模式 (Timer Auto Mode):

當啓動 ADC_AUTO_CVT，並配合 Watch Timer 的設定，每次 Timer 事件時會自動啓動 ADC 做一次轉換。

模/數轉換器控制暫存器 ADC_CTL (外部記憶體位址: 0xD0) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	-	讀/寫
名稱	ADC_PD	ADC_SINGLE_CVT	ADC_CNTNU_CVT	ADC_AUTO_CVT	EN_ADC_CMP	EN_ADC_FLT	保留	ADC_BIG

位元編號	位符號	說明
7	ADC_PD	模/數轉換器電源控制 1: 關閉模/數轉換器電源 0: 開啓模/數轉換器電源
6	ADC_SINGLE_CVT	模/數轉換器開始轉換位元 (單一轉換模式) 1: 開始轉換

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		1=> 0: 轉換完成 (硬體會自動清除爲“0”)
5	ADC_CNTNU_CVT	1: 致能模/數轉換器連續轉換 (連續轉換模式) 0: 禁能模/數轉換器連續轉換
4	ADC_AUTO_CVT	1: 致能模/數轉換器根據實時定時器所設定時間 WTMR_SLT[2:0]自動轉換一次 (定時器比較模式)
3	EN_ADC_CMP	1: 致能模/數轉換器比較模式 (電壓比較模式)
2	EN_ADC_FLT	1: 致能模/數轉換器濾波器 (需要等待 332ns) 0: 不開啓濾波功能
1	保留	-
0	ADC_BIG	模/數轉換器數據比較旗標 1: 當 Vin < ADC_CMP_V[9:0]所設定數據 0: 當 Vin > ADC_CMP_V[9:0]所設定數據 Vin: 由 EN_AD[3:0]所選擇的通道

註: ADC 轉換模式在同一時間只可以致能一種轉換模式，否則會造成 ADC 工作異常。

模/數轉換器設定控制暫存器 ADC_SEL (外部記憶體位址: 0xD1) **復位值: 40h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	-	-	-	讀/寫	讀/寫
名稱	ADC_CLK_SEL[1:0]		ADCMP_TM	保留			ADC_VREF_SEL[1:0]	

位元編號	位符號	說明
7 6	ADC_CLK_SEL[1:0]	模/數轉換器轉換頻率選擇 00: 1 MHz (MCU_Clock/12) 01: 500 kHz (MCU_Clock/24) 10: 125 kHz (MCU_Clock/96) 11: 31.25 kHz (MCU_Clock/384)
5	ADCMP_TM	1: 模/數轉換器是根據實時定時器，固定每 32ms 開啓 32us 電壓比較功能，達到省電目的 0: 模/數轉換器一直打開來做電壓比較功能
4-2	保留	-
1-0	ADC_VREF_SEL[1:0]	模/數轉換器參考電壓腳位選擇 00: VDD 01: VREF pin 1x: 內部參考電壓 BGAP (Bandgap)

-: 未能使用。

註 1：有關內部參考電壓 Bandgap 說明及設定。請參考 6.19 章節。
詳細電氣特性請參考 7.6、7.7 章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

模/數轉換器中斷控制暫存器 ADC_INT (外部記憶體位址: 0xD2) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	-	-	讀	讀	讀	-
名稱	EN_ADCMP_INT	EN_ADFINSH_INT	保留		ADCMP_EDG_FLG	ADFINSH_FLG	ADCMP_FLG	保留

位元編號	位符號	說明
7	EN_ADCMP_INT	1: 致能模/數轉換器電壓比較中斷 0: 禁能模/數轉換器電壓比較中斷
6	EN_ADFINSH_INT	1: 致能模/數轉換器轉換完成後產生中斷 0: 禁能模/數轉換器轉換完成後產生中斷
5-4	保留	-
3	ADCMP_EDG_FLG	ADC 電壓比較模式旗標，根據模/數轉換器控制暫存器的 ADC_BIG 位元所選擇條件成立時 ADCMP_FLG = 1
2	ADFINSH_FLG	ADC 轉換完成中斷旗標 (單一與連續模式及定時器模式在完成轉換，此旗標 ADFINSH_FLG = 1)
1	ADCMP_FLG	1: Vin > ADC_CMP_V[9:0] 0: Vin < ADC_CMP_V[9:0]
0	保留	-

-: 未能使用。

註: 當讀取 AD_DATA[9:0]時，硬體會自動清除 ADCMP_FLG 與 ADFINSH_FLG 旗標。

模/數轉換器通道控制暫存器 ADC_ENCH (外部記憶體位址: 0xD3) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留				EN_AD[3:0]			

位元編號	位符號	說明
7-4	保留	-
3-0	EN_AD[3:0]	模/數轉換器通道選擇 0000: 選擇通道 CH0 0001: 選擇通道 CH1 0010: 選擇通道 CH2 0011: 選擇通道 CH3 0100: 選擇通道 CH4 0101: 選擇通道 CH5 0110: 選擇通道 CH6 0111: 選擇通道 CH7 1000: 選擇通道 CH8 1001: 選擇通道 CH9 1010: 選擇通道 CH10 1011: 選擇通道 CH11 1100: 選擇通道 CH12 1101: 選擇通道 CH13 1110: 選擇通道 CH14 1111: 選擇通道 CH15

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

-: 未能使用。

模/數轉換器電壓比較數據高位元組暫存器 ADC_CMP_V[9:2] (外部記憶體位址: 0xD4) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	ADC_CMP_V[9:2]							

位元編號	位符號	說明
7-0	ADC_CMP_V[9:2]	ADC_CMP_V[9:2] 喚醒電壓值設定，搭配 ADC_CMP_V[1:0]組成 10 位元數據

模/數轉換器電壓比較數據低位元組暫存器 ADC_CMP_V[1:0] (外部記憶體位址: 0xD5) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	-	讀/寫	讀/寫
名稱	保留						ADC_CMP_V[1:0]	

位元編號	位符號	說明
7-2	保留	-
1-0	ADC_CMP_V[1:0]	ADC_CMP_V[1:0]喚醒電壓值設定，搭配 ADC_CMP_V[9:2]組成 10 位元數據

-: 未能使用。

模/數轉換器轉換數據高位元組暫存器 AD_DATA[9:2] (外部記憶體位址: 0xD6) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	AD_DATA[9:2]							

位編號	位符號	說明
7-0	AD_DATA[9:2]	AD_DATA[9:2]轉換數據值設定， 搭配 AD_DATA[1:0]組成 10 位元數據

-: 未能使用。

模/數轉換器轉換數據低位元組暫存器 AD_DATA[1:0] (外部記憶體位址: 0xD7) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	-	讀	讀
名稱	保留						AD_DATA[1:0]	

位編號	位符號	說明
7-2	保留	-
1-0	AD_DATA[1:0]	AD_DATA[1:0]轉換數據值設定， 搭配 AD_DATA[9:2]組成 10 位元數據

-: 未能使用

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

致能模/數轉換器轉換數據流程圖



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.13 低壓復位 (LVR)

WT51F108S/104S 內置低壓復位電路，當電源電壓 VDD 下降到小於檢測電壓 V_{LVR} 時，會產生復位；一直到電源電壓高於檢測電壓 V_{LVR} 後才結束復位狀態。

- 低壓復位的致能和禁能操作，可以由軟件控制
- 低壓復位位準約爲: 1.50V ±10%；詳細請參考 7.8 “電氣特性”章節

低壓復位控制暫存器 LVR_CTL (外部記憶體位址: 0x0C) **復位值: A6h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	-	-	讀/寫
名稱	保留							LVR_PD

位元編號	位符號	說明
7-1	保留	必須等於“**1100100**”，否則 LVR_PD 無法寫入
0	LVR_PD	1: 關閉 “低壓復位” 0: 致能 “低壓復位”

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.14 低壓偵測 (LVD)

WT51F108S/104S 內置低壓偵測電路，可以檢測電源電壓下降到軟件設定範圍值，而產生中斷。

- 低壓偵測功能的致能和禁能操作，可以由軟件控制
- 低壓偵測位準有八段電壓可供選擇: 2.00V、2.25V、2.50V、2.75V、3.00V、3.25V、3.50V 或 3.75V

低壓偵測控制暫存器 LVD_CTL (外部記憶體位址: 0x02) **復位值: A6h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	**讀/寫**	**讀**	**讀/寫**	**讀/寫**	**讀/寫**	讀/寫	讀/寫	讀/寫
名稱	**LVD_PD**	**LVD_CMP**	**LVD_LVL[2:0]**			LVD_RST_PD	LVD_RST_LVL[1:0]	

位元編號	位符號	說明
7	LVD_PD	1: 關閉低壓偵測電源 0: 開啓低壓偵測電源
6	LVD_CMP	低壓偵測比較後的結果 1: 電源電壓 < 設定的低壓偵測電壓範圍 0: 電源電壓 > 設定的低壓偵測電壓範圍
5-3	LVD_LVL[2:0]	低壓偵測範圍: 000: 2.00V 001: 2.25V 010: 2.50V 011: 2.75V 100: 3.00V 101: 3.25V 110: 3.50V 111: 3.75V

註: 低壓偵測的電壓範圍誤差大，詳細請參考 7.8 “電氣特性”章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.15 低壓偵測復位 (LVDR)

WT51F108S/104S 內置低壓偵測復位電路，可以偵測電源電壓下降到軟件設定範圍值，而產生復位。

- 致能和禁能操作，可以由軟件控制
- 低壓偵測位準有四段電壓可供選擇: 2.00V、2.50V、3.00V、3.50V



低壓偵測控制暫存器 LVD_CTL (外部記憶體位址: 0x02) **復位值: A6h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀	讀/寫	讀/寫	讀/寫	**讀/寫**	**讀/寫**	**讀/寫**
名稱	LVD_PD	LVD_CMP	LVD_LVL[2:0]			**LVD_RST_PD**	**LVD_RST_LVL[1:0]**	

位元編號	位符號	說明
2	LVD_RST_PD	1: 關閉低壓偵測復位電源 0: 開啓低壓偵測復位電源
1-0	LVD_RST_LVL[1:0]	低壓偵測復位範圍: 00: 2.00V 01: 2.50V 10: 3.00V 11: 3.50V

註: 低壓偵測的電壓範圍誤差大，詳細請參考 7.8 “電氣特性”章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

復位旗標暫存器 **RESET_FLG (外部記憶體位址: 0x03)** **復位值: 01h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	寫	讀	讀	讀	讀	讀	讀	讀
名稱	CLR_RST_FLG	PC_OVL_RST_FLG	ISP_RST_FLG	WDT_RST_FLG	NRST_FLG	LVD_RST_FLG	LVR_RST_FLG	POR_RST_FLG

位元編號	位符號	說明
7	CLR_RST_FLG	1: 清除所有復位旗標
6	PC_OVL_RST_FLG	1: 復位的來源是程序計數器溢出
5	ISP_RST_FLG	1: 復位的來源是 ISP
4	WDT_RST_FLG	1: 復位的來源是看門狗
3	NRST_FLG	1: 復位的來源是外部復位腳
2	LVD_RST_FLG	1: 復位的來源是低壓偵測復位
1	LVR_RST_FLG	1: 復位的來源是低壓復位
0	POR_RST_FLG	1: 復位的來源是外部電源復位

註: 詳細說明請參考 5.7 “復位”章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.16 仿真式 E²PROM

利用內部 Flash PROM 的空間來模擬 E²PROM，以 **512**-Bytes 做爲 1 Bank.;
WT51F108S 儲存位址: **0x1800 ~ 0x1DFF (1536 位元組)， 共有 3 Bank。**
WT51F104S 儲存位址: **0x0C00 ~ 0x0DFF (512 位元組)， 共有 1 Bank。**

E²PROM 致能暫存器 1 EER_EN1[3:0] (外部記憶體位址: 0xE0) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	寫	寫	寫	寫
名稱	保留				EER_EN1[3:0]			

位元編號	位符號	說明
7-4	保留	-
3-0	EER_EN1[3:0]	當 EER_EN1[3:0] = '1010'，同時 EER_EN2[3:0] = '0101'，則致能 E²PROM 之功能

-: 未能使用

E²PROM 致能暫存器 2 EER_EN2[3:0] (外部記憶體位址: 0xE1) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	寫	寫	寫	寫
名稱	保留				EER_EN2[3:0]			

位元編號	位符號	說明
7-4	保留	-
3-0	EER_EN2[3:0]	當 EER_EN2[3:0] ='0101'，同時 EER_EN1[3:0] = '1010'，則開啓 E²PROM 之功能

-: 未能使用

E²PROM 位址低位元組暫存器 EER_ADDR[7:0] (外部記憶體位址: 0xE2) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	EER_ADDR[7:0]							

位元編號	位符號	說明
7-0	EER_ADDR[7:0]	EER_ADDR[7:0]位址設定，搭配 EER_ADDR[10:8]組成 11 位元位址

E²PROM 位址高位元組暫存器 EER_ADDR[10:8] (外部記憶體位址: 0xE3) **復位值: 07h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	讀/寫	讀/寫	讀/寫
名稱	保留					EER_ADDR[10:8]		

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
7-3	保留	-
2-0	EER_ADDR[10:8]	EEP_ADDR[10:8]位址設定，搭配 EER_ADDR[7:0]組成 11 位元位址

E²PROM 控制暫存器 EER_TCTL[3:0] (外部記憶體位址: 0xE4) **復位值: 08h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	寫	寫	寫	寫	寫	寫
名稱	保留	保留	EER_ERASE	EER_PROG	EER_TCTL[3:0]			

位元編號	位符號	說明
7	保留	必須爲 0
6	保留	必須爲 0
5	EER_ERASE	1: E²PROM 進行 ERASE (256 Bytes)/頁 0: 不進行 ERASE
4	EER_PROG	1: E²PROM 進行 PROGRAM (1 Byte) 0: 不進行 PROGRAM
3-0	EER_TCTL[3:0]	E²PROM ERASE/PROGRAM 時間設定 (請參考”註”)

E²PROM 中止暫存器 EER_BRK (外部記憶體位址: 0xE6) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	-	-	-	-
名稱	EER_BRK_ERASE_EN	EER_BRK_PROG_EN	EER_BRK_ERASE_FLAG	EER_BRK_PROG_FLAG	保留			

位元編號	位符號	說明
7	EER_BRK_ERASE_EN	1: 致能: 當 E²PROM 進行 ERASE 時，可被中斷事件中止，由 8052 即時來處理中斷事件
6	EER_BRK_PROG_EN	1: 致能: 當 E²PROM 進行 PROGRAM 時，可被中斷事件中止由 8052 即時來處理中斷事件
5	EER_BRK_ERASE_FLAG	1: ERASE break 旗號舉起 寫 0， 清除此旗標
4	EER_BRK_PROG_FLAG	1: PROGRAM break 旗號舉起 寫 0， 清除此旗標
3-0	保留	必須爲 0

E²PROM 數據暫存器 EER_DATA[7:0] (外部記憶體位址: 0xE8) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	寫	寫	寫	寫	寫	寫	寫	寫
名稱	EER_DATA[7:0]							

位元編號	位符號	說明
7-0	EER_DATA[7:0]	E²PROM 數據暫存器

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

註:

1. 當 WT51F108S/WT51F104S 在使用 E²PROM 功能時(寫入數據、清除)，因爲 MCU clock 會被關掉，所以 8052 CPU 和所有對應到的功能都會停止不會動作，請參考 3.1 章節系統時鐘方塊圖。
   也可以把 E²PROM 中止暫存器(外部記憶體位址:0xE6)的 bit 7 和 bit 6 致能，就能在寫入數據或清除時，若有中斷發生，即可馬上中止寫入數據或清除，並且即時處理中斷事件;處理中斷事件後，需要再自行處理剛才未完成的寫入數據或清除。
2. 建議 WT51F108S/WT51F104S 工作在 12 MHZ 下才可以使用 E²PROM 功能(寫入數據、清除)，且 EER_TCTL[3:0] 只能設爲"1000"，此時寫入 1 Byte 數據所需時間爲 80 μsec ~ 85 μsec；清除 1 Bank (256 Bytes) 數據所需時間爲 36m sec ~ 40m sec。
3. 使用 E²PROM 清除及寫入數據功能前，需先禁能 LVR 功能，等 E²PROM 清除及寫入數據完成後，再致能 LVR 功能。詳細請參考 E²PROM 致能流程圖。

WT51F108S E²PROM 清除範圍及位址設定 (清除後數據都是 0xFF)

Flash 位址	EER_ADDR[10:8]	EER_ADDR[7:0]	清除範圍	備註
0x1800	000	0000 0000	0x1800~ 0x19FF	Bank 0
0x1A00	010	0000 0000	0x1A00~ 0x1BFF	Bank 1
0x1C00	100	0000 0000	0x1C00~ 0x1DFF	Bank 2

WT51F104S E²PROM 清除範圍及位址設定 (清除後數據都是 0xFF)

Flash 位址	EER_ADDR[10:8]	EER_ADDR[7:0]	清除範圍	備註
0x0C00	100	0000 0000	0x0C00~ 0x0DFF	Bank 0

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

E²PROM 致能流程圖:

Programming function:



Erasing function:



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.17 代碼選項 (Code Option)

Code Block 位於 Flash ROM 的最後 8 個位元組，其位址如下表所示，存放客戶 ID 與 IC 組態。
若不啓用此功能，請保留此 8 個位元組空間，並只能填寫 0xFF。
當致能此功能後，在每次復位中，WT51F108S/104S 會自動載入相關設定，請參考下面的說明及載入時序圖。

位址	位元編號	說明
1FF8H/0FF8H	7-0	= AFH, 致能 Code Option 功能 = FFH, 禁能 Code Option 功能 預設值 0xFF
1FF9H/0FF9H	7-0	Customer ID 1 對映到 XFR: CSM_ID1 = 0x0D[7:0] 預設值 0xFF: 可透過 SWUT ISP 軟件燒錄指定代碼
1FFAH/0FFAH	7-0	Customer ID 2 對映到 XFR: CSM_ID2 = 0x0E[7:0] 預設值 0xFF: 可透過 SWUT ISP 軟件燒錄指定代碼
1FFBH/0FFBH	7-0	Customer ID 3 對映到 XFR: CSM_ID3 = 0x0F[7:0] 預設值 0xFF: 可透過 SWUT ISP 軟件燒錄指定代碼
1FFCH/0FFCH	7-0	Flash 記憶體內容保護: = 00H flash 記憶體無法寫入 = 10H flash 記憶體無法讀取 預設值 0xFF: Flash 可讀寫
通用 I/O 複合功能選項設定:		
1FFDH/0FFDH	7-5	保留
	4	對映到 XFR:GPA3_FUN_SLT = 26H[6:4] 1: 復位腳位 (NRST) 0: 一般 I/O (預設值)
	3	對映到 XFR:GPA4_FUN_SLT = 25H[2:0] 1: 主外部晶振腳位 (Main crystal) 0: 一般 I/O (預設值)
	2	對映到 XFR: LVD_RST_PD = 02H[2] 1: 禁能低壓復位 (預設值) 0: 致能低壓復位
	1-0	對映到 XFR: LVD_RST_LVL = 02H[1:0]，低壓偵測及復位準位設定 00: 2.00V 01: 2.50V 10: 3.00V (預設值) 11: 3.50V
初始化振盪器及驅動能力選項設定:		
1FFEH/0FFEH	7-5	保留
	4-3	對映到 XFR: SOURCE_CLK_SLT[1:0] = 0x05H[3:2]; 主晶振初始值 00: SOURCE clock = 內部 12 MHz RC 振盪器 (預設值) 01: SOURCE clock = 外部 32 kHz ~ 24 MHz 石英晶體振盪器 1X: SOURCE clock = 內部 32 kHz RC 振盪器
	2-1	對映到 XFR: CRY_12M_DR[1:0] = 0x08H[2:1]; 振盪器驅動能力選擇 00: 選擇 < 100 kHz 石英晶體振盪器 01: 選擇 100 kHz ~ 1 MHz 石英晶體振盪器 10: 選擇 1 MHz ~ 12 MHz 石英晶體振盪器 (預設值)

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位址	位元編號	說明
		11: 選擇 12 MHz ~ 24 MHz 石英晶體振盪器
	0	必須為 0
所有振盪器電源開關選項設定:		
1FFFH/0FFFH	7-5	保留
	4	對映到 XFR: IRC_12M_PD1 = 0x07H[4] 1: 關閉內部 12 MHz RC 振盪器的部份電源 0: 開啓內部 12 MHz RC 振盪器的部份電源 (預設值)
	3	對映到 XFR: IRC_12M_PD2 = 0x07H[3] 1: 關閉內部 12 MHz RC 振盪器全部電源 0: 開啓內部 12 MHz RC 振盪器全部電源 (預設值)
	2	保留
	1	對映到 XFR: CRY_12M_PD = 0x 07H[1] 1: 關閉外部 32 kHz ~ 24 MHz 石英晶體振盪器 (預設值) 0: 開啓外部 32 kHz ~ 24 MHz 石英晶體振盪器
	0	保留

註: 代碼選項的設定最後也會被程式的設定覆蓋掉，因此建議使用程序來設定代碼選項功能，下一頁有 **Code Option** 設定範例可參考，也會提供範例程式。



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

WT51F108S/104S Code Option 範例：

```
;-----------------------------------------------------------------------------
;For WT51F108S/104S Code Option Setting
;-----------------------------------------------------------------------------
#define OPTION_ON               1
#define OPTION_OFF              0
;;Default Code Option OFF
#define WT51F108S/104S_CODE_OPTION OPTION_OFF

    #if(WT51F108S/104S_CODE_OPTION==OPTION_ON)
    ;;Load Code option switch
    CSEG       AT 0x1FF8 / 0x0FF8
    DB     10101111B  ;;0xAF: load code option

    ;;Customer ID 1
    CSEG       AT 0x1FF9 / 0x0FF9
    DB     11111111B
    ;;Customer ID 2
      CSEG       AT 0x1FFA / 0x0FFA
    DB     11111111B
    ;;Customer ID 3
      CSEG       AT 0x1FFB / 0x0FFB
    DB     11111111B

    ;;Flash Protect Read/Write
      CSEG       AT 0x1FFC / 0x0FFC
    ;;Flash memory content protection:
    ;;default 0xFF select no protection MCU can read/write
    ;;bit7-0 = 10H flash memory cannot be read
    ;;bit7-0 = 00H flash memory cannot be written into
    DB     11111111B

    ;;Crystal GPIO setting
      CSEG       AT 0x1FFD / 0x0FFD
    ;;bit7-5    NC     default 0
    ;;bit4  Mapping to XFR: GPA4_FUN_SLT = 26H[5]
        ;;default 00 GPIOA4 set GPIO function
        ;;0: GPIO
        ;;1: Main crystal
    ;;bit3  Mapping to XFR: GPA3_FUN_SLT = 25H[1]
        ;;default 00 GPIOA3 set GPIO function
        ;;0: GPIO
        ;;1: NRST
    ;;bit2  Mapping to XFR: LVD_RST_PD 0x02H[2]
        ;;default 1 select disable
        ;;1: disable low voltage reset
        ;;0: enable low voltage reset
    ;;bit1-0    Mapping to XFR: LVD_RST_LVL 0x02H[1:0], low voltage detection and reset level setting
        ;;default 10 select 3.00V
        ;;00: 2.00V
        ;;01: 2.50V
        ;;10: 3.00V
        ;;11: 3.50V
    DB     00000110B

    ;;Source Clock and Crystal drive setting
      CSEG       AT 0x1FFE / 0x0FFE
    ;;bit7  NC     default 0
```

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

```
;;bit6  NC     default 0
;;bit5  NC     default 0
;;bit4-3    Mapping to XFR: SOURCE_CLK_SLT[1:0] 0x05H[3:2]; initialization value of main oscillator
    ;;default 00
    ;;00: SOURCE clock = internal 12 MHz RC oscillator
    ;;01: SOURCE clock = external 32 kHz ~ 24 MHz crystal oscillator
    ;;1X: SOURCE clock = internal 32 kHz RC oscillator
;;bit2-1    Mapping to XFR: CRY_12M_DR[1:0] 0x08H[2:1]; oscillator driving ability selection
    ;;default 10
    ;;00: select 32768 kHz crystal oscillator
    ;;01: select 100 kHz ~ 1 MHz crystal oscillator
    ;;10: select 1 MHz ~ 12 MHz crystal oscillator
    ;;11: select 12 MHz ~ 24 MHz crystal oscillator
;;bit0  NC     default 0
DB     00000100B

;;Crystal Power setting
  CSEG       AT 0x1FFF / 0x0FFF
;;bit7  NC     default 0
;;bit6  NC     default 0
;;bit5  NC     default 0
;;bit4  Mapping to XFR: IRC_12M_PD1 0x07H[4] default turn on
    ;;1: turn off partial power of internal 12 MHz RC oscillator
    ;;0: turn on partial power of internal 12 MHz RC oscillator
;;bit3  Mapping to XFR: IRC_12M_PD2 0x07H[3] default turn on
    ;;1: turn off all power of internal 12 MHz RC oscillator
    ;;0: turn on all power of internal 12 MHz RC oscillator
;;bit2  Mapping to XFR: IRC_32K_PD 0x07H[2] default turn on
    ;;1: turn off the power of internal 32 kHz RC oscillator
    ;;0: turn of the power of internal 32 kHz RC oscillator
;;bit1  Mapping to XFR: CRY_12M_PD 0x07H[1] default turn off
    ;;1: Turn off external 32 kHz ~ 24 MHz crystal oscillator
    ;;0: Turn on external 32 kHz ~ 24 MHz crystal oscillator
;;bit0  NC     default 0
DB     00000010B
#else
CSEG       AT 0x1FF8 / 0x0FF8
DB     11111111B
CSEG       AT 0x1FF9 / 0x0FF9
DB     11111111B
CSEG       AT 0x1FFA / 0x0FFA
DB     11111111B
CSEG       AT 0x1FFB / 0x0FFB
DB     11111111B
CSEG       AT 0x1FFC / 0x0FFC
DB     11111111B
CSEG       AT 0x1FFD / 0x0FFD
DB     11111111B
CSEG       AT 0x1FFE / 0x0FFE
DB     11111111B
CSEG       AT 0x1FFF / 0x0FFF
DB     11111111B
#endif
```

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

Customer ID 1 ~ 3 對映到客戶代碼暫存器 1~3，請參考下面三個客戶代碼暫存器的說明。

客戶代碼暫存器 1 CSTM_ID1 (外部記憶體位址: 0x0D) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	CSTM_ID1							

位元編號	位符號	說明
7-0	CSTM_ID1	客戶代碼，與 CSTM_ID2 及 CSTM_ID3 搭配共有 3 個位元組。

客戶代碼暫存器 2 CSTM_ID2 (外部記憶體位址: 0x0E) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	CSTM_ID2							

位元編號	位符號	說明
7-0	CSTM_ID2	客戶代碼，與 CSTM_ID3 及 CSTM_ID1 搭配共有 3 個位元組。

客戶代碼暫存器 3 CSTM_ID3 (外部記憶體位址: 0x0F) **復位值: FFh**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀	讀	讀	讀	讀	讀	讀	讀
名稱	CSTM_ID3							

位元編號	位符號	說明
7-0	CSTM_ID3	客戶代碼，與 CSTM_ID1 及 CSTM_ID2 搭配共有 3 個位元組。

註: WT51F108S/104S 的代碼選項提供三個位元組 (24 個位元)，可供客戶自行設定，在每次復位後由程序存儲區讀取數據。

以下暫存器在前面章節已有說明，現針對 Code Option 設定通用 I/O 複合功能選項所對映的暫存器，包括晶振腳位、復位、低壓偵測復位的選項設定，將 0x25、0x26、0x02 暫存器再一次說明如下。

通用 I/O 端口 A 複合功能設定暫存器 1 GPIOA_FUN1 (外部記憶體位址: 0x25) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPA5_FUN_SLT[2:0]			保留	GPA4_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPA5_FUN_SLT[2:0]	設定 GPIOA5DH 複合功能 000: GPIO/ETMID (預設值) **(*註 1)** 001: ADC15 模擬輸入 011: B 路徑 PWM1 輸出 **101: P00 輸出/輸入 (對映至 8052 之 P0.0) (*註 2)**

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

位元編號	位符號	說明
		註: 當 GPIOA4 設定爲 OSCO 時，GPIOA5 的複合功能將失效。
3	保留	-
2-0	GPA4_FUN_SLT[2:0]	設定 GPIOA4DH 複合功能 000: GPIO/ETMIA (預設值) **(*註 1)** 001: ADC14 模擬輸入 010: OSCO (當作外部晶體振盪器輸出腳位，會強制將 GPIOA5DH 設定爲外部晶體振盪器輸入腳位 (OSCI)，而不是 GPIO 功能 **(*註 3)** 011: B 路徑 PWM0 輸出 **101: P01 輸出/輸入 (對映至 8052 之 P0.1) (*註 2)**

-: 未能使用。

註 1: 當使用增強型計時/計數器的外部輸入腳位 **ETMID** 及 **ETMIA** 時，請把 **GPIOA5/GPIOA4** 設定爲輸入模式的 **GPIO**。

註 2: 使用 **8052 port (P0.x)** 或 **UART**，必須將對應的 **GPIOx_TYP** 設定爲開汲極；並外掛上拉電阻**(Pull-High)**。

註 3: 使用外部晶體振盪器爲 **SOURCE clock** 的設定程序:

1. **GPIOA5**、**GPIOA4** 設定爲輸入口。**(XFR 0x10 GPIOA_OE[5:4])**
2. **GPIOA5**、**GPIOA4** 禁能內部上拉電阻，如果致能上拉電阻會使振盪器輸出頻率不穩定。**(XFR 0x1C GPIOA_PHN[5:4])**
3. **GPIOA4** 設定爲 **OSCO** 晶振腳位。**(XFR 0x25 GPA4_FUN_SLT[2:0])**
4. **GPIOA5** 的複合功能設定爲 **GPIO** 功能。**(XFR 0x25 GPA5_FUN_SLT[2:0])**
5. 設定外部晶振的驅動能力。**(XFR 0x08 CRY_12M_DR[1:0])**
6. 開啓外部振盪器電源開關。**(XFR 0x07 CRY_12M_PD)**
7. 將 **SOURCE clock** 切到外部晶振源。**(XFR 0x05 SOURCE_CLK_SLT[1:0])**

通用 I/O 端口 A 複合功能設定暫存器 2 GPIOA_FUN2 (外部記憶體位址: 0x26) **復位值: 00h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	讀/寫	讀/寫	讀/寫	-	讀/寫	讀/寫	讀/寫
名稱	保留	GPA3_FUN_SLT[2:0]			保留	GPA2_FUN_SLT[2:0]		

位元編號	位符號	說明
7	保留	-
6-4	GPA3_FUN_SLT[2:0]	設定 GPIA3 複合功能 000: GPIO/ETMIB (預設值) 001: ADC13 模擬輸入 010: 復位腳位 (NRST) 輸入
3	保留	-
2-0	GPA2_FUN_SLT[2:0]	設定 GPIOA2DH 複合功能 000: GPIO/IRQ2/ETMIC (預設值) 001: ADC2 模擬輸入 011: C 路徑 PWM1 輸出 101: T0 輸入

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

低壓偵測控制暫存器 LVD_CTL (外部記憶體位址: 0x02) **復位值: A6h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	**讀/寫**	**讀**	**讀/寫**	**讀/寫**	**讀/寫**	讀/寫	讀/寫	讀/寫
名稱	**LVD_PD**	**LVD_CMP**	**LVD_LVL[2:0]**			LVD_RST_PD	LVD_RST_LVL[1:0]	

位元編號	位符號	說明
7	LVD_PD	1: 關閉低壓偵測電源 0: 開啓低壓偵測電源
6	LVD_CMP	低壓偵測比較後的結果 1: 電源電壓 < 設定的低壓偵測電壓範圍 0: 電源電壓 > 設定的低壓偵測電壓範圍
5-3	LVD_LVL[2:0]	低壓偵測範圍: 000: 2.00V 001: 2.25V 010: 2.50V 011: 2.75V 100: 3.00V 101: 3.25V 110: 3.50V 111: 3.75V

以下暫存器在前面章節已有說明，現針對 Code Option 設定初始化振盪器及驅動能力選項所對映的暫存器，包括晶振來源、驅動能力的選項設定，將 0x05、0x08 暫存器再一次說明如下。

系統時鐘源控制暫存器 SOURCE_CLK_SLT (外部記憶體位址: 0x05) **復位值: A0h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫
名稱	保留				SOURCE_CLK_SLT[1:0]		MCU_CLK_SLT[1:0]	

位元編號	位符號	說明
7-4	保留	必須等於"1010"，否則位元[3:0]無法寫入
3-2	SOURCE_CLK_SLT[1:0]	選擇 SOURCE clock 來源 00: 內部 12/24 MHz RC 振盪器 (預設值) 01: 外部 DC ~ 24 MHz 石英晶體振盪器 10: 內部 32 kHz RC 振盪器 預設值可由 6.17 代碼選項選擇 註: 切換 SOURCE_CLK_SLT[1:0]時鐘源之前，必須先設定 IRC_12M_PD 相應的電源開關爲 ON.
1-0	MCU_CLK_SLT[1:0]	MCU clock 設定 00: MCU clock = SOURCE clock (預設值) 01: MCU clock = SOURCE clock /2 10: MCU clock = SOURCE clock /4 11: MCU clock = SOURCE clock /12

-: 未能使用。

註：

(e) 當 SOURCE clock 爲內部 32 kHz RC 振盪器且實時定時器的系統時鐘源是選擇外部 32.768 kHz 石英晶體振盪器時，會因內部 32 kHz RC 振盪器誤差太大，執行速度比實時定時器產生的中斷慢，而無法即時捕捉到中斷源，所以在此模式下，需要將外部時鐘源除頻控制暫存器 1 及外部時鐘源除頻控制暫存器 2 設定爲除 2，將實

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

時定時器的時鐘源除 2 爲 16.384 kHz，此時實時定時器所選擇的時間都會增加一倍的計數時間，這時 MCU 才能完全捕捉不會漏掉。

設定外部時鐘源除 2 流程：
1. 設定除頻數據: CRY_DIV[9:0] = 1，32.768 kHz/(CRY_DIV[9:0]+1) = 32.768 kHz/2 =16.384 kHz
2. 致能外部石英晶體振盪器之時鐘源除頻: EN_CRY_DIV = 1

振盪器驅動控制暫存器 CRY_12M_DR[1:0] (外部記憶體位址: 0x08) **復位值: 54h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	-	-	讀/寫	讀/寫	-
名稱	保留				CRY_DR_ENH	CRY_12M_DR[1:0]		保留

位元編號	位符號	說明
7-4	保留	必須等於"0101"，否則位元[3:0]無法寫入
3	CRY_DR_ENH	1: 增強外部石英晶體振盪器的驅動能力
2-1	CRY_12M_DR[1:0]	當 CRY_DR_ENH =0；外部石英晶體振盪器驅動能力設定 00: 頻率爲 32KHz 之晶體振盪器，耗電流小於 3uA 01: 頻率爲 100 kHz ~ 1 MHz 之晶體振盪器，耗電流小於 60uA 10: 頻率爲 1 MHz ~ 12 MHz 之晶體振盪器，耗電流小於 300uA (預設值) 11: 頻率爲 12 MHz ~ 24 MHz 之晶體振盪器，耗電流小於 600uA 當 CRY_DR_ENH =1；外部石英晶體振盪器驅動能力設定 00: 頻率爲 32KHz 之晶體振盪器，耗電流小於 10uA 01: 頻率爲 100 kHz ~ 1 MHz 之晶體振盪器，耗電流小於 80uA 10: 頻率爲 1 MHz ~ 12 MHz 之晶體振盪器，耗電流小於 400uA 11: 頻率爲 12 MHz ~ 24 MHz 之晶體振盪器，耗電流小於 800uA 預設值可由 6.17 代碼選項選擇
0	保留	-

-: 未能使用。

註: 因 WT51F108S/104S 僅支援一組外部振盪器輸入，須根據外部石英晶體振盪器的頻率來設定振盪器的驅動能力，詳細請參考下表。

外部石英晶體振盪器	**CRY_12M_DR[1:0]**
24 MHz~12MHz	11
12 MHz~1MHz	10
1MHz ~ 100KHz	01
32.768 kHz	00

以下暫存器在前面章節已有說明，現針對 Code Option 設定所有振盪器電源開關選項設定，建議照復位值去設定，如果要使用外部晶振可等 MCU 執行程序時再去設定。現將 0x07 暫存器再一次說明如下。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

時鐘源開關控制暫存器 IRC_12M_PD (外部記憶體位址: 0x07) **復位值: A2h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	-	-	-	讀/寫	讀/寫	讀/寫	讀/寫	-
名稱	保留			IRC_12M_PD1	IRC_12M_PD2	IRC_32K_PD	CRY_12M_PD	保留

位元編號	位符號	說明
7-5	-	必須等於"101"，否則位元[4:0]無法寫入
4	IRC_12M_PD1	1: 內部 12/24 MHz RC 振盪器部份電源關閉 (預設值不關閉) 0: 不關閉
3	IRC_12M_PD2	1: 內部 12/24 MHz RC 振盪器全部電源關閉 (預設值不關閉) 0: 不關閉
2	IRC_32K_PD	1: 內部 32 kHz RC 振盪器電源關閉 (預設值不關閉) 0: 不關閉
1	CRY_12M_PD	1: 外部 12/24 MHz ~ 32 kHz 石英晶體振盪器電源關閉 (預設值關閉) 0: 不關閉
0	保留	-

-: 未能使用。

註: **Green** 模式，必須由用戶來設定 **IRC_12M_PD (XFR_0x07)**，將不必要的時鐘源關閉來達到節電的目的。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.18 防讀機制 (Read Out Protection)



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

6.19 內部參考電壓源 (BandGap)

內部參考電壓源 (Bandgap) 出廠時已完成校正，其精度爲±1%。並提供 2.44V/1.23V 兩檔電位選擇；可由 BGP_VOL_SLT(XFR_0x01_bit3)來作設定；使用時請注意電源電壓 (VDD) 的範圍。

詳細電氣特性請參考 7.7 章節。

有關內部參考電壓 Bandgap 電位選擇 1.23V/2.44V。請參考以下資料:

系統控制暫存器 SYS_CTL (外部記憶體位址: 0x01) **復位值: 80h**

位元	第 7 位	第 6 位	第 5 位	第 4 位	第 3 位	第 2 位	第 1 位	第 0 位
狀態	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫	讀/寫
名稱	RST_NDF	LVD_RST_LVL_ADJ	EN_ADDR_OVL_RST	CRY_CLK_DIV2	**BGP_VOL_SLT**	HFIRC_CLK_SLT	WDT_CLK_SLT	WTMR_CLK_SLT

位元編號	位符號	說明
7	RST_NDF	1: NRST 腳位沒有數位濾波功能 0: NRST 腳位有數位濾波功能 (4 個 clock)
~~6~~	LVD_RST_LVL_ADJ	1: +0.25V 0: +0V
5	EN_ADDR_OVL_RST	1: 致能 ”程序計數器溢位復位” 0: 禁能 ”程序計數器溢位復位”
4	CRY_CLK_DIV2	1: 致能 ”外部石英晶體振盪器的預除器”(除以 2) 0: 禁能 “外部石英晶體振盪器的預除器”
3	**BGP_VOL_SLT**	**1: BandGap = 2.44V** 0: BandGap = 1.23V
2	HFIRC_CLK_SLT	1: Internal IRC oscillator =24 MHz 0: Internal IRC oscillator =12 MHz
1	WDT_CLK_SLT	1: 看門狗定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器 0: 看門狗定時器使用內部 32 kHz RC 振盪器
0	WTMR_CLK_SLT	1: 實時定時器使用外部 24 MHz ~ 32 kHz 石英晶體振盪器 0: 實時定時器使用內部 32 kHz RC 振盪器

-: 未能使用。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7. 電氣特性

7.1 極限參數

參數	符號	條件	範圍	單位
直流供電電壓	V_{DD}		-0.3 ~ 6.0	V
輸入電壓	V_I		-0.3 to V_{DD} +0.3	V
輸出電壓	V_O		-0.3 to V_{DD} +0.3	V
總輸出高電流	$\sum I_{OH}$		90 @-40℃ ~ +105℃	mA
總輸出低電流	$\sum I_{OL}$		90 @-40℃ ~ +105℃	mA
環境溫度	T_A		-40 ~ 105	℃
儲存溫度	T_{STG}		-60 ~ 125	℃

注意: 晶片使用超過上面列表 "極限參數"會引起晶片永久性損壞。這是一個額定值，在任何情況下，如果對器件的有效操作參數大於規格書中操作章節所標識的值都是不允許的。長期大於"極限參數"工作會影響器件的可靠性。超過上面所列數據可能對設備造成永久性損壞。

7.2 推薦操作參數

參數	符號	條件	規格			單位
			最小值	典型值	最大值	
電源電壓	V_{DD}	F_{main} = 12/24 MHz	1.8		5.5	V
主操作頻率	F_{main}	V_{DD} = 1.8V ~ 5.5V		12/24		MHz
次操作頻率	F_{sub}	V_{DD} = V_{DD}		32.768		kHz
操作溫度	T_{OPR}		-40		105	℃
上電復位電壓	V_{POR}	At VDD_{TR} = 30ms, $T_{A=}$ 25℃		1.15		V
V_{DD} 電壓上升速率(*)	VDD_{TRA}		50			μS/V
V_{DD} 電壓下降速率(*)	VDD_{TFA}		150			μS/V

(*): 以上參數未經測試，僅供參考，不提供保證。

上電復位 **Timing**



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7.3 DC 電氣特性 (V_{DD} = 1.8V ~ 5V, -40℃ ~ +105℃)

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
施密特觸發低到高電位	V_{T+}	V_{DD} = 1.8V ~ 5.5V	0.6 V_{DD}		V_{DD} +0.3	V
施密特觸發高到低電位	V_{T-}	V_{DD} = 1.8V ~ 5.5V			0.2 V_{DD}	V
輸出高電壓電位 (註)	V_{OH4}	I_{OH} = 4 mA at V_{DD} = 5V GPIOB1 ~ GPIOB7, GPIOC0 ~ GPIOC7, GPIOD0 ~ GPIOD5	V_{DD} -0.4			V
	V_{OH8}	I_{OH} = 8 mA at V_{DD} = 5V GOIOA0 ~ GPIOA2, GPIOA4 ~ GPIOA7	V_{DD} -0.4			
輸出低電壓電位 (註)	V_{OL4}	I_{OL} = 4 mA at V_{DD} = 5V GPIOB1 ~ GPIOB7, GPIOC0 ~ GPIOC7, GPIOD0 ~ GPIOD5			V_{SS} +0.4	V
	V_{OL8}	I_{OL} = 8 mA at V_{DD} = 5V GOIOA0 ~ GPIOA2, GPIOA4 ~ GPIOA7			V_{SS} +0.4	
輸入漏電流(*)	I_{OZ}	V_O = 0V or VDDV		±0.01	±1	μA
上拉電阻	R_{PH}	V_{DD} = 5V, V_{PIN} = 0V		33		KΩ
正常高速模式 at 24 MHz 工作電流	I_{VDD24M}	No load on output (V_{DD} = 5V, IRC24M on), peripheral off		2.9		mA
正常高速模式 at 12 MHz 工作電流	I_{VDD12M}	No load on output (V_{DD} = 5V, IRC12M on), peripheral off		1.5		mA
正常高速模式 at 6 MHz 工作電流	I_{VDD6M}	No load on output (V_{DD} = 5V, IRC12M on), peripheral off		1		mA
正常高速模式 at 3 MHz 工作電流	I_{VDD3M}	No load on output (V_{DD} = 5V, IRC12M on), peripheral off		0.75		mA
正常高速模式 at 1 MHz 工作電流	I_{VDD1M}	No load on output (V_{DD} = 5V, IRC12M on), peripheral off		0.55		mA
Idle 模式工作電流	I_{VDDS1}	No load on output (V_{DD} = 5V, mcuClk = stop, Peripheral clock =		490		μA

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
		IRC12M), peripheral off				
Green 模式工作電流	I_{VDDS2}	No load on output (V_{DD} = 5V, mcuClk = IRC32K, Peripheral clock = IRC32K, LVR off), peripheral off		14		μA
Sleep 模式工作電流	I_{VDDS3}	No load on output (V_{DD} = 5V, mcuClk = stop, Peripheral clock = stop, LVR off), peripheral off		5		μA

(*): 以上參數未經測試，僅供參考，不提供保證。

註: V_{OH4} /V_{OL4} 腳位最大汲/源電流為 10 mA; V_{OH8} /V_{OL8} 腳位最大汲/源電流為 20 mA。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7.4 AC 電氣特性 (T_A = 25℃)

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
主操作頻率	F_{MCP}	X_{IN}	0.032		24	MHz
主晶振穩定時間(*)		V_{DD} = 4.5V ~ 5.5V at 12 MHz			10	ms
		V_{DD} = 1.8V ~ 4.5V at 12 MHz			30	ms
		V_{DD} = 4.5V ~ 5.5V at 32768 Hz		0.5	1	s
		V_{DD} = 1.8V ~ 4.5V at 32768 Hz			10	s
T0i 輸入脈衝寬度	t_{INTH}, t_{INTL}	MCU clock = 12 MHz	2			us
中斷輸入脈衝寬度 (IRQx)	t_{INTH}, t_{INTL}	MCU clock = 12 MHz	167			ns
復位輸入脈衝寬度	t_{RSL}	RST_NDF = 1, main clock = 12 MHz	334			ns

(*): 以上參數未經測試，僅供參考，不提供保證。

Input Timing for External Interrupts



Input Timing for RESET



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7.5 內部 RC 振盪器溫度誤差表

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
RC 振盪器頻率	F_{RCH}	V_{DD} = 5V		12		MHz
出廠頻率誤差值(*)	$\Delta F_{RCH1}/F_{RCH}$	無外部石英晶體振盪器作校正 25℃		±3		%
		無外部石英晶體振盪器作校正 0℃ ~ 70℃		±4		%
		無外部石英晶體振盪器作校正 -40℃ ~ 125℃		±6		%
		有外部石英晶體振盪器作校正 -40℃ ~ 125℃			±1	%

(*): 以上參數未經測試，僅供參考，不提供保證。

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
RC 振盪器頻率	F_{RCH}	V_{DD} = 5V		24		MHz
出廠頻率誤差值(*)	$\Delta F_{RCH1}/F_{RCH}$	無外部石英晶體振盪器作校正 25℃		±3		%
		無外部石英晶體振盪器作校正 0℃ ~ 70℃		±4.5		%
		無外部石英晶體振盪器作校正 -40℃ ~ 125℃		±7		%
		有外部石英晶體振盪器作校正 -40℃ ~ 125℃			±1	%

(*): 以上參數未經測試，僅供參考，不提供保證。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7.6 A/D 轉換特性 (T_A = 25℃)

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
分辨率				10		bit
積分非線性誤差 (INL)	E_{IL}	$AV_{REF} = V_{DD} = 5V$		±2		LSB
差分非線性誤差 (DNL)	E_{DL}	$AV_{REF} = V_{DD} = 5V$		±2		LSB
失調誤差 (Offset Error)	E_{OFF}	$AV_{REF} = V_{DD} = 5V$		±2		LSB
增益誤差 (Gain Error)	E_{GN}	$AV_{REF} = V_{DD} = 5V$		±2		LSB
參考電壓 VDD/ExtVref	AV_{REF}	絕對值最小值以確保 2 LSB 精度	2		V_{DD}	V
參考電壓 BandGap = 1.23V (註)				1.23		V
參考電壓 BandGap = 2.44V (註)				2.44		V
滿量程範圍 (Full-Scale Range)	V_{ADCIN}		V_{SS}		V_{REF}	V
模擬電壓源的推薦阻抗 (Recommended Impedance of Analog Voltage Source)	Z_{AiN}				10	KΩ
Vref 輸入電流 (Vref Input Current)	I_{REF}	DAC base on different Vin	10		100	μA
		Comparator			20	μA
轉換時間	T_{CT}	main clock = 12 MHz	16			ADC_clk
對地電壓(*)	AV_{SS}		V_{SS}		V_{SS} +0.3	V
ADC 工作電流(*)	I_{ADC}	$AV_{REF} = V_{DD} = 5V$		0.2		mA
		$AV_{REF} = V_{DD} = 5V$ at Power Down mode			1	μA

(*): 以上參數未經測試，僅供參考，不提供保證。

(註): 使用 BandGap 做爲參考電壓時，請特別注意(VDD)電源電壓範圍，詳細請參考 7.7 章。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

ADC ENOB (Effective number of bits)

參數	引腳/條件 ADC convert time clock base = 1 MHz	規格			單位
		最小值	典型值	最大值	
ENOB (有效位元數)	AV_{REF} = VDD = 5V		9		bit
	AV_{REF} = VDD = 4V		8		bit
	AV_{REF} = VDD = 3V		8		bit
	AV_{REF} = VDD = 2V		8		bit
	AV_{REF} = 2.44V (Bandgap) VDD > 2.7V		8		bit
	AV_{REF} = 1.23V (Bandgap) VDD > 2.0V		6		bit

7.7 Bandgap 電氣特性

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
操作電壓(*)		BGP = 1.23V	1.8		5.5	V
操作電壓(*)		BGP = 2.44V	**2.7**		5.5	V
操作溫度(*)			-40		105	℃
Bandgap 電壓	V_{BDIE}	V_{DD} = 5V Temp = 25℃		1.23 ±1% 2.44 ±1%		V
電壓變異	V_{BSP}	BGP = 1.23V		5		mV
		BGP = 2.44V		10		mV
溫度變異	V_{BTP}	Temp = -40℃ ~ 105℃ BGP = 1.23V		±30		mV
		Temp = -40℃ ~ 105℃ BGP = 2.44V		±60		mV

(*): 以上參數未經測試，僅供參考，不提供保證。

註: 內部參考電壓 **Bandgap** 出廠已校正在 **2.44V±1% @VDD = 5V**，需注意使用時的操作電壓，詳細請參考 6.19 章節。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

7.8 低壓復位 (LVR)、低壓偵測 (LVD)及低壓偵測復位 (LVDR) 電氣特性 (T_A = 25℃)

參數	符號	引腳/條件	規格			單位
			最小值	典型值	最大值	
LVR 電壓	V_{LVR}	T_A = 25℃		1.5		V
LVR 工作電流	I_{DDPR}	V_{DD} = 5V ±10%		5		μA
LVD 及 LVDR 反應時間				120		S
低壓偵測範圍誤差	V_{LVD}			±10		.
低壓偵測復位範圍誤差	V_{LVDR}			±10		.

7.9 熱阻特性

參數	符號	特性	典型值	單位	條件
TH01	θJA	熱阻 (結到環境)	34	℃/W	32-pin QFN 包裝
TH02	θJC	熱阻 (結到管殼)	1.1	℃/W	32-pin QFN 包裝
TH03	TJMAX	最高結溫	120	℃	32-pin QFN 包裝

參數	符號	特性	典型值	單位	條件
TH01	θJA	熱阻 (結到環境)	90	℃/W	20-pin SSOP 包裝
TH02	θJC	熱阻 (結到管殼)	30	℃/W	20-pin SSOP 包裝
TH03	TJMAX	最高結溫	125	℃	20-pin SSOP 包裝

參數	符號	特性	典型值	單位	條件
TH01	θJA	熱阻 (結到環境)	45	℃/W	10-pin MSOP 包裝
TH02	θJC	熱阻 (結到管殼)	120	℃/W	10-pin MSOP 包裝
TH03	TJMAX	最高結溫	125	℃	10-pin MSOP 包裝

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8. 應用電路

8.1 供電線路



8.2 振盪器線路

8.2.1 外掛 1 MHz ~ 24 MHz 晶體振盪器

Example

Crystal Oscillator	C1, C2 = 10pF ~ 33pF
Ceramic Resonator	C1, C2 = 10pF ~ 33pF

* The example load capacitor value (C1, C2, C3, C4) is common value but may not be appropriate for some crystal or ceramic resonator.



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。



註: **WT51F108S/104S** 已提供內部 **RC** 振盪，可以不需要外掛晶體振盪器，但有需求更精準的應用可以外掛晶體振盪器。

8.2.2 外掛 32.768 kHz 晶體振盪器



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8.3 RESET 線路



註: 復位電路會影響到燒錄，需增加 **Jumper** 做隔離。

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8.4 標準線路



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

8.5 開發板線路



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

9. 產品命名規則

WT	消費性市場	LCD 功能	種子碼 (家族)	Flash Size (K Bytes)		註解
WT	5	1F	1	0	4	5: 具 MCU/DSP，使用在泛用型 或消費性市場的相關產品 1X: 8-bit MCU 1F: Flash type 不帶 LCD 功能的 8-bit MCU
			1	0	8	
			1	1	6	
			5	1	6	
WT	5	6F	1	0	8	5: 具 MCU/DSP，使用在泛用型 或消費性市場的相關產品 6X: LCD 背光模組控制器 6F: Flash type 帶 LCD 功能的 8-bit MCU
			2	1	6	
			2	3	2	
			2	4	8	

10. 訂購信息

包裝型	包裝外觀尺寸	產品型號
32-pin QFN	5mm x 5mm	WT51F108S-UG32AWT
20-pin SSOP	150 mil	WT51F108S-OG20AWT
16-pin SOP	150 mil	WT51F108S-SG16AWT
10-pin MSOP	118 mil	WT51F108S-MG10BWT
Wafer form or Chip form	-	WT51F108SHXXXWT

包裝型	包裝外觀尺寸	產品型號
32-pin QFN	5mm x 5mm	WT51F104S-UG32AWT
20-pin SSOP	150 mil	WT51F104S-OG20AWT
16-pin SOP	150 mil	WT51F104S-SG16AWT
10-pin MSOP	118 mil	WT51F104S-MG10BWT
Wafer form or Chip form	-	WT51F104SHXXXWT

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

11. 裸片座標位置圖



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

No	Name	X	Y	No	Name	X	Y
1*	GPIOD3	46.26	1278.76	20	GPIOD1	1022.76	46.26
2*	GPIOD2	46.26	1188.76	21	GPIOD0	1112.76	46.26
3*	GPIOA5DH	46.26	1090.26	22	GPIOC2D	1211.74	46.26
4*	OSCI	46.26	991.76	23*	GPIOC1D	1340.74	175.26
5*	OSCO	46.26	810.76	24*	GPIOC0D	1340.74	282.26
6*	GPIOA4DH	46.26	712.26	25*	GPIOB2D	1340.74	389.26
7*	GPIA3	46.26	604.26	26*	GPIOB1D	1340.74	496.26
8*	GPIOB5D	46.26	496.26	27*	LDO18	1340.74	708.01
9*	GPIOB4D	46.26	389.26	28*	LDO18	1340.74	911.26
10*	GPIOB3D	46.26	282.26	29*	GPIOA2DH	1340.74	1025.74
11*	GPIOC5D	46.26	175.26	30*	GPIOA1DH	1340.74	1132.74
12	GPIOC4D	175.26	46.26	31*	GPIOD5	1340.74	1231.24
13	GPIOC3D	282.26	46.26	32*	GPIOD4	1340.74	1321.24
14	GPIOA7DH	389.26	46.26	33	GPIOA0DH	1211.74	1441.74
15	GPIOA6DH	496.26	46.26	34	VSS	1104.74	1441.74
16	GPIOB7D	603.26	46.26	35	VSS	1006.74	1441.74
17	GPIOB6D	710.26	46.26	36	VDD	294.26	1441.74
18	GPIOC7D	817.26	46.26	37	VDD	195.76	1441.74
19	GPIOC6D	924.26	46.26				

Notes:

1. ***The origin of pad location shown here is at lower-left corner of die.***
2. ***PAD Window***
   (a)A type: 63 um x 66 um
   (b)B type: 66 um x 63 um (*)
3. ***To stabilize the supply voltages, please connect 0.1uF and 4.7uF bypass capacitors.***
   (a) between VDD and VSS.
   (b) between LDO18 and VSS.
4. ***NC pin, no connection for normal application.***
5. ***All VDD pins need connect together. (No: 36, 37)***
6. ***All VSS pins need connect together. (No: 34, 35)***
7. ***All LDO18 pins need connect together. (No: 27, 28)***

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

12. 封裝尺寸

12.1 32-Pin QFN

Quad Flat No-Lead Plastic Package

QFN-32 PIN



SYMBOLS	MIN	NOR	MAX
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A3	0.203 REF		
b	0.18	0.25	0.30
D	5.00 BSC		
E	5.00 BSC		
e	0.50 BSC		
L	0.35	0.40	0.45
K	0.20	—	—
D2	3.05	3.10	3.25
E2	3.05	3.10	3.25

UNIT: mm

NOTES:
1. JEDEC outline : MO-220
2. Dimension "b" applies to metallized terminal and is measured between 0.15mm and 0.30mm from the terminal tip. If the terminal has the optional radius on the other end of the terminal, the dimension "b" should not be measured in that radius area.
3. Bilateral coplanarity zone applies to the exposed heat sink slug as well as the terminals.

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

12.2 20-Pin SSOP

Shrink Small Outline Package

150MIL/SSOP-20PIN



SYMBOLS	MIN	NOR	MAX
A	1.346	1.626	1.753
A1	0102	0.152	0.254
A2	-	-	1.499
b	0.203	-	0.305
C	0.178	-	0.254
D	8.560	8.661	8.738
E	5.791	5.994	6.198
E1	3.810	3.912	3.988
e	0.635 BSC		
L	0.406	0.635	1.270
L1	1.041 BSC		
θ°	0	-	8

UNIT: mm

NOTES:
1. JEDEC outline : MO-137AD
2. Dimension "D" does not include mold protrusion or gate burrs. Mold protrusions and gate burrs shall not exceed 0.152mm per side. Dimension "E1" does not include inter-lead mold protrusions. Inter-lead mold protrusion shall not exceed 0.254mm per side.
3. Dimension "b" does not include dambar protrusion/intrusion. Allowable dambar protrusion shall be 0.102mm total in excess of "b" dimension at maximum material condition. Dambar intrusion shall not reduce dimension "b" by more than 0.051mm at least.

PREPARE	Cynthia	DATE: 2012/7/26
CHECK	Lawrence	DATE: 2012/7/26
APPROVE	Eric	DATE: 2012/7/26

CONFIDENTIAL

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

12.3 16-Pin SOP

Small Outline Package

150MIL/SOP-16 PIN



SYMBOLS	MIN	MAX
A	-	1.75
A1	0.10	0.25
A2	1.25	-
b	0.31	0.51
c	0.10	0.25
D	9.90 BSC	
E	6.00 BSC	
E1	3.90 BSC	
e	1.27 BSC	
L	0.40	1.27
h	0.25	0.50
θ°	0	8

UNIT: mm

NOTES:
1. JEDEC outline : MS-012 AC REV.F
2. Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusions and gate burrs shall not exceed 0.15mm per side.
3. Dimension "E1" does not include inter-lead flash, or protrusions. Inter-lead flash and protrusions shall not exceed 0.25mm per side.

PREPARE	Cynthia	DATE: 2012/7/24
CHECK	Lawrence	DATE: 2012/7/24
APPROVE	Eric	DATE: 2012/7/24

CONFIDENTIAL

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

12.4 10-Pin MSOP

Micro Small Outline Package **MSOP-10 PIN**



SYMBOLS	MIN	NOR	MAX
A	-	-	1.10
A1	0.00	-	0.15
A2	0.75	0.85	0.95
b	0.17	-	0.27
c	0.08	-	0.23
D	3.00 BSC		
E	4.90 BSC		
E1	3.00 BSC		
e	0.50 BSC		
L	0.40	0.60	0.80
L1	0.95 REF		
θ°	0	-	8

UNIT: mm

NOTES:
1. JEDEC outline : MO-187 BA
2. Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusions or gate burrs shall not exceed 0.15mm per end. Dimension "E1" does not include inter-lead flash or protrusion. Inter-lead flash or protrusion shall not exceed 0.15mm per side.
3. Dimension "b" does not include dambar protrusion. Allowable dambar protrusion shall be 0.08mm total in excess of t he "b" dimension at maximum material condition. The dambar cannot be located on the lower radius of the foot. Minimum space between protrusion and an adjacent lead shall not be less than 0.07mm.
4. "D" and "E1" dimensions are determined at datum H.

PREPARE	Cynthia	DATE: 2012/7/25
CHECK	Lawrence	DATE: 2012/7/25
APPROVE	Eric	DATE: 2012/7/25

CONFIDENTIAL

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

13. 開發工具

WT51F108S/104S 可以與 Keil C51 搭配，調試工具與開發演示板、應用軟件，都可以在電腦系統 Win98/2000/XP/Win7 完成在線仿真 (ICE) 與在線燒錄 (ISP)。

示意圖如下:



本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

開發工具說明表:

請上偉詮電子公司網頁 http://www.weltrend.com.tw/ 可以下載開發工具相關資料與購買品號

產品資訊	泛用型 IC	ADC Type MCU	WT51F104 Product Spec
			WT51F116/WT51F108 Product Spec
			WT51F108S/WT51F104S Product Spec
		ADC+LCD Type MCU	WT56F216 Product Spec
			WT56F108 Product Spec
			WT56F248/WT56F232 Product Spec
技術支援	支援工具/ 泛用型 IC	線上模擬器/線上燒錄器	**WA001** WLINK-SWUT Adapter
		量產型燒錄器	**WA004 WLINK-SWUT-M4S**
		量產型燒錄器擴充板	**WS001** WLINK-SWUT-M4S Daughter Board Support WT56F216/WT56F232/WT56F248 MCU RG44AWT LQFP 44 PKG
			WS003 WLINK-SWUT-M4S Daughter Board Support WT56F216 MCU SG28AWT SOP28 PKG
			WS004 WLINK-SWUT-M4S Daughter Board Support WT51F104/WT51F116/WT51F108 MCU OG20AWT SSOP20 PKG
			WS005 WLINK-SWUT-M4S Daughter Board Support WT51F104 MCU SG140WT SOP14 PKG SG080WT SOP8 PKG
			WS006 WLINK-SWUT-M4S Daughter Board Support WT51F104 MCU MG10AWT MSOP10 PKG
			WS007 WLINK-SWUT-M4S Daughter Board Support WT56F108 MCU RG64AWT LQFP64 PKG
			WS009 WLINK-SWUT-M4S Daughter Board Support WT51F116/WT51F108 MCU UG32AWT QFN32 PKG
			WS010 WLINK-SWUT-M4S Daughter Board Support WT51F116/WT51F108 MCU MG10BWT MSOP10 PKG
			WS011 WLINK-SWUT-M4S Daughter Board Support WT56F248/WT56F232 MCU RG64AWT LQFP64 PKG
			WS012 WLINK-SWUT-M4S Daughter Board Support WT56F248/WT56F232 MCU UG32AWT QFN32 PKG
			WS013 WLINK-SWUT-M4S Daughter Board Support WT56F108 MCU RG44AWT LQFP 44 PKG

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

技術支援	支援工具/ 泛用型 IC	量產型燒錄器擴充板	**WS014** WLINK-SWUT-M4S Daughter Board Support WT56F108 MCU SG28AWT SOP28 PKG
			WS015 WLINK-SWUT-M4S Daughter Board Support WT51F108S/WT51F104S MCU UG32AWT QFN32 PKG
			WS016 WLINK-SWUT-M4S Daughter Board Support WT51F108S/WT51F104S MCU OG20AWT SSOP20 PKG
			WS017 WLINK-SWUT-M4S Daughter Board Support WT51F108S / WT51F104S MCU MG10BWT MSOP10 PKG
			WS018 WLINK-SWUT-M4S Daughter Board Support WT51F108S / WT51F104S MCU SG16WT SOP16 PKG
		驗證板	**WB000** WT56F216 EV Board
			WB001 WT51F104 EV Board
			WB005 WT56F216 Starter Kit Board
			WB006 WT51F104 Starter Kit Board
			WB007 WT56F108 Starter Kit Board
			WB008 WT51F116/WT51F108 Starter Kit Board
			WB010 WT56F248/WT56F232 Starter Kit Board
			WB012 WT51F108S/WT51F104S Starter Kit Board
	技術資料/泛用型 IC	開發套件	**WK000** WT56F216 Starter Kit
			WK001 WT51F104 Starter Kit
			WK004 WT56F108 Starter Kit
			WK005 WT51F108S/104S Starter Kit
			WK007 WT56F248/WT56F232 Starter Kit
			WK011 WT51F108S/WT51F104S Starter Kit
		WLINK Adapter 安裝說明書	**Doc2** WLINK-SWUT Adapter 安裝說明書
		量產型燒錄器說明書	**Doc26** WLINK-SWUT-M4 使用說明書
		ICE/ISP 操作說明書	**Doc6** WLINK ICE 操作說明書 (uVision IDE 版)
			Doc8 WLINK-SWUT ISP 操作說明書 (獨立版)
		驗證版操作說明書	**Doc12** WT56F216 EV Board 操作說明書
			Doc13 WT51F104 EV Board 操作說明書
			Doc21 WT56F216 Starter Kit 快速啓動手冊
			Doc22 WT51F104 Starter Kit 快速啓動手冊
			Doc23 WT56F216 Starter Kit 操作說明書
			Doc24 WT51F104 Starter Kit 操作說明書
			Doc27 WT56F108 Starter Kit 操作說明書
			Doc28 WT51F108S/104S Starter Kit 操作說明書
			Doc30 WT56F248/WT56F232 Starter Kit 操作說明書

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

技術支援	技術資料/泛用型 IC	驗證版操作說明書	**Doc35** WT51F108S/WT51F104S Starter Kit 操作說明書
		量產型燒錄工具與供應商聯絡資訊	**Doc20** 量產型燒錄工具供應商
	軟體下載/泛用型 IC	WLINK Adapter 驅動程式	**SW2** WLINK-SWUT Adapter 驅動程式
		量產型燒錄器驅動程式	**SW2** WLINK-SWUT Adapter 驅動程式
		ICE 驅動程式/ISP 應用程式	**SW6** WLINK-SWUT ICE 驅動程式(uVision IDE 版)
			SW8 WLINK-SWUT ISP 驅動程式(uVision IDE 版)
			SW9 WLINK-SWUT ISP 應用程式(獨立版)
			SW17 自動安裝 WLINK-SWUT ICE 及 ISP 驅動程式(uVision IDE 版)WLINK-SWUT ISP 驅動程式(uVision IDE 版)
		範例程式	**SW13** WT56F216 EV Board 範例程式
			SW14 WT51F104 EV Board 範例程式
			SW18 WT56F216 Starter Kit Board 範例程式
			SW19 WT51F104 Starter Kit Board 範例程式
			SW21 WT56F108 Starter Kit Board 範例程式
			SW22 WT51F116/WT56F108 Starter Kit Board 範例程式
			SW25 WT56F248/WT56F232 Starter Kit Board 範例程式
			SW30 WT51F108S/WT51F104S Starter Kit Board 範例程式

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。

14. 版本更改記錄

版本	記錄	日期
1.0	初始版本	2016 年 6 月

本文件為偉詮電子股份有限公司機密資料，未經許可不得擅自複印或備份。